在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2815|回复: 2

[求助] DC综合时模块划分,将寄存器的输出做模块的边界

[复制链接]
发表于 2010-9-3 14:11:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近看到synopsys的综合教程,上面推荐的模块划分的方法是将组合逻辑作为模块输入,而将寄存器作为模块的输出,请问这是问什么?
谢谢!
发表于 2010-9-3 22:26:13 | 显示全部楼层
主要是减少模块之间的组合逻辑延迟。如果输出不是寄存器输出,模块之间的延迟很大,导致时钟频率比较低。
 楼主| 发表于 2010-9-4 00:18:42 | 显示全部楼层
如果输入是寄存器,输出时组合逻辑,DC不能很好的优化组合逻辑吗? 2# supergzy007
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 18:58 , Processed in 0.019312 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表