在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9620|回复: 33

[资料] FPGA设计RAM verilog 源码

[复制链接]
发表于 2010-6-11 15:17:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在FPGA EP3C55F484C6N中设计RAM  CY7C1021DV33,用verilog 编写的源码。

CY7C1021DV33.rar

4.39 MB, 下载次数: 398 , 下载积分: 资产 -3 信元, 下载支出 3 信元

 楼主| 发表于 2010-6-11 15:29:41 | 显示全部楼层
大家帮帮忙,积点钱,下东西啊。
发表于 2010-6-11 19:35:30 | 显示全部楼层
dddddddddddddddddd
发表于 2010-6-12 06:57:21 | 显示全部楼层
thanks
发表于 2010-6-12 07:09:24 | 显示全部楼层
nice nice
发表于 2010-6-12 07:15:17 | 显示全部楼层
thank you
发表于 2010-6-23 10:23:28 | 显示全部楼层
正用到这个,下来看看。
发表于 2010-6-24 11:01:10 | 显示全部楼层
有点难度 借鉴一下
发表于 2010-8-17 22:13:53 | 显示全部楼层
THANKS DDDDDDDDDDDDDD....
发表于 2010-8-18 00:30:42 | 显示全部楼层
谢谢分享,看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:44 , Processed in 0.027540 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表