设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA设计RAM verilog 源码

12 3 4 / 4 页下一页

发新帖

查看: 9616|回复: 33

[资料] FPGA设计RAM verilog 源码

发表于 2010-6-11 15:17:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在FPGA EP3C55F484C6N中设计RAM CY7C1021DV33，用verilog 编写的源码。

CY7C1021DV33.rar

4.39 MB, 下载次数: 398 , 下载积分: 资产 -3 信元, 下载支出 3 信元

相关帖子

回复

楼主| 发表于 2010-6-11 15:29:41 | 显示全部楼层

大家帮帮忙，积点钱，下东西啊。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-11 19:35:30 | 显示全部楼层

dddddddddddddddddd

回复支持反对

发表于 2010-6-12 06:57:21 | 显示全部楼层

thanks

回复支持反对

发表于 2010-6-12 07:09:24 | 显示全部楼层

nice nice

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-12 07:15:17 | 显示全部楼层

thank you

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-23 10:23:28 | 显示全部楼层

正用到这个，下来看看。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-24 11:01:10 | 显示全部楼层

有点难度借鉴一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-17 22:13:53 | 显示全部楼层

THANKS DDDDDDDDDDDDDD....

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-18 00:30:42 | 显示全部楼层

谢谢分享，看看

回复支持反对

12 3 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 04:40 , Processed in 0.023962 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表