[转]几道analog面试题

liuguojia612

我也来回答下。
1. 比较三种结构：a. 2-stage op-amp (active load, class-A output stage); b.
telescopic op-amp; 3. folded-cascode op-amp。3者各有什么优缺点。

普通两级运放： 输出摆幅最大 功耗也最大（体现在第二级需要大电流输出） 由于主极点设计在第一级输出所以负载电容越大，电路越不稳定或者说相位裕度越小。

套筒式运放：输出摆幅最小 功耗也最小 很难用做电压跟随器 由于主极点在输出端所以形成负载电容的自补偿频率特性

折叠式运放：输出摆幅和功耗居中 稳定性和套筒式差不多。这种运放我见过的常用于带gainboost和CMFB的高增益高性能的运放当中。

2. 设计普通的2-stage op-amp，是第一级还是第二级的gain比较的大？为什么？
普通的两级运放设计时，由于考虑到频率补偿，非主极点（gm2/Cl）要至少大于2.2倍的单位增益带宽（gm1/Cc）,而Cc一般大于0.22倍的Cl，所以gm2一般是第一级8~12，而第二级电流一般为第一级的3~5倍，所以总的算来还是第二级增益较大。但是第二级增益大会带来噪声过大的缺点。

3.普通的2-stage op-amp,如果没有任何freq compensation,那么那个是dominant
pole?哪个是secondary pole。请解释为什么会是这样（就是说，你要是说第一级输出
是dominant，那么好，解释一下为什么它是dominant;反之亦然。）

如果没有任何补偿且假设负载电容很小，则第一级输出是主极点，因为第二级的电流比第一级的大，所以输出阻抗就比第一级的小。但是，如果第二级接有负载就会使得主极点分不清或者说两个极点靠的很近，所以电路很不稳定。

4.Miller compensation一般是怎么work的？通过Miller compensation,原先的
dominant pole现在怎么样？secondary pole现在怎么样？为什么会出现这样的情况（
我们都知道Miller是pole splitting,让低频的pole更低，让高频率的更高。你要回答
的是为什么会这样？不是单单从公式的角度）？

通过米勒补偿使第一级输出电容增加（1+Av2）Cc，主极点变小；另外，高频时Cc使得第二级栅漏短接，输出阻抗约等于1/gm2，非主极点变大。这就是极点分离原理。

5.Noise，对于一个input pair来说，是PMOS or NMOS 的noise更好，请解释主要是什
么东西引起的。如果降低noise，gm需要减少还是增加？
理论上PMOS的1/f噪声要比NMOS小，但是工程上体现的不明显。如果是这样的话，倒不如用NMOS速度快。要想降低输入管的噪声，可以增加管子的尺寸，增大gm。
6.offset，对于一个普通的2-stage op-amp，有哪些offset （input diff pair,
output of the 1st stage, etc）,在这些offset中，哪些是有major影响的，它们各自
的影响分别是什么?
这个问题平时关注的比较少也没有比较过，只是在画版图的时候尽量做到输入管的匹配，由此看来，输入管的不匹配是最重要的。另外，我想电流镜也需要最好匹配。尾电流源应该尺寸大点以增加内阻。

回答的不好，还请高手赐教！

goodsilicon

我也来回答下。
1. 比较三种结构：a. 2-stage op-amp (active load, class-A output stage); b.
telescopic op-amp; 3. folded-cascode op-amp。3者各有什么优缺点。

普通两级运放： 输出摆幅最大 功耗也最大（ ...
liuguojia612 发表于 2010-3-19 19:38

                               
登录/注册后可看大图

回答得很好！最后一个问题，确实电流镜也会贡献很大的offset，最好通过MC仿真确定。对于2级运放，由于第一级的增益，第二级的offset的贡献可以忽略不计。
第5个问题：楼主讲的很对，尤其是比较先进的工艺，比如0.13及以下，很难看出PMOS的1/f噪声好于NMOS，所以还要具体仿真确定到底哪个1/f噪声小。看model也是可以看出来的。有的工艺甚至NMOS好于PMOS。

jixiangysu

xuexile

jixiangysu

thanks !!

fccgfc

看来LZ的问题，我知道自己的基本功太差了

franklu1227

看似是长知识了！

zflzhang85

hen good

steven123456

貌似只能完整回答两题，深深感觉到自己基础的薄弱...

xdwy007

知道自己还有很长的路要走

toney007

这些答案其实在拉扎维的书上都可以找到
哎,当年灿叔上课的时候没有好好的听,认真的学
现在想来,追悔莫及啊
magicdog回答的很好,令人佩服
补充一点个人的观点:
第4问:主极点内移是由于MILLER EFFECT,第二极点外移是因为
MILLER电容和输出管形成了一条高频通路,在高频时降低了输出
节点的阻抗,当然极点也会相应的往高频方向移动!
第5问:1/f噪声主要是MOS管栅氧化层与沟道(硅)的界面处的悬挂键,以及杂质/掺杂离子等引起的,记得以前做MOS C-V实验画低频/高频曲线,就是奇怪/诡异的曲线产生,
PMOS由于是Buried channel,而且it's carrier is hole instead of electron,所以噪声会小一点吧(也许是因为空穴有效质量比电子大一点吧,不易被干扰,这是我猜的 )
第6问:我觉得OFFSET失调电压主要是由于输入管的Vth失调导致的,
一般MOS的Vos在几十uV很正常,还有就是可能电流镜的误差,器件的失配,干扰源的位置
等等,反正Layout时要对称对称再对称!