请教： PLL divider

koukei · 发表于 2009-5-18 17:47:20

您需要登录才可以下载或查看，没有账号？注册

x

请教：
设计一个900MHz PLL， 0.18um工艺，发现用普通的数字触发器也可完成反馈分频。反馈分频用普通的数字触发器设计好，还是用模拟（CML）触发器来完成分频，哪个特性更好？

谢谢

cqmyg5 · 发表于 2009-5-23 02:24:51

900M用普通dff也可以吗？有点怀疑。但是比较一下功耗，应该有结论

tomatoes3 · 发表于 2009-5-26 17:14:39

有待高手解决

widlarfan · 发表于 2009-5-30 06:41:29

Normal digital stuff is OK!

include13012 · 发表于 2009-6-4 22:15:56

提示: 作者被禁止或删除内容自动屏蔽

ithinko · 发表于 2009-7-1 21:14:33

应该没有人直接用数字单元库的D触发器做分频，最好还是使用CML结构

ithinko · 发表于 2009-8-9 21:06:50

900MHz的输入频率可以直接使用TSPC结构，网上有很多该结构的文章；
不过如果频率再高些，对杂散要求较高的话，最好使用CML的结构。

lgy737 · 发表于 2009-8-10 00:23:52

不要使用CML结构，电流大

snowyghost · 发表于 2009-8-12 00:01:51

关注,顶!

gintian · 发表于 2009-8-15 02:23:37

采用CML的话考虑到电流的变化了没呢

include13012 include13012 当前离线积分 80 头像被屏蔽	发表于 2009-6-4 22:15:56 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
include13012 include13012 当前离线积分 80 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

站长推荐 /2