PMOS高压隔离

dcce

   

1093226794 发表于 2025-12-2 14:56
诶好像也有道理诶，感谢感谢

通过一个电阻接到电源也可以

level90

   

1093226794 发表于 2025-12-2 14:50
PEPI和pmos的NWELL之间耐压是10V，接地就击穿了呀

开始没注意，
需求是pmos 28V电压(HV)。
可是share出来的电路是用的p50/n50 (5v MOS?) / pld28？(2.8V ? )
cross-section是 1.8V/5V的（LV MV）。
有搞清楚压差和工艺晶体管命名规则嘛？

level90

   

mww12 发表于 2025-12-1 18:19
和B接一起到电源

电路没截全。
pmos和nmos如果放在同一个DNW区域。PEPI接电源和Nmos bulk short。
PEPI能接电源的只存在于该DNW区域单pmos情况

1093226794

   

level90 发表于 2025-12-2 18:00
开始没注意，
需求是pmos 28V电压(HV)。
可是share出来的电路是用的p50/n50 (5v MOS?) / pld28？(2.8V ?  ...

pld28耐压是28V，p50确实是5V

1093226794

   

Tdc0001 发表于 2025-12-2 15:06
是吗，没有用过这个工艺，有点不理解，他这样一个PMOS器件只有四端，随便放到一个HVBN pocket中，他在lvs ...

不是直接放的，要先套一个N环和P环，再套到这个HVBN环里

1093226794

   

level90 发表于 2025-12-2 18:08
电路没截全。
pmos和nmos如果放在同一个DNW区域。PEPI接电源和Nmos bulk short。
PEPI能接电源的只存在于 ...

不好意思图没截好，这里是只有几个源极接电源的PMOS一块放在HVBN pocket里
PEPI接电源pmos和nmos那确实不能放一起

Tdc0001

   

1093226794 发表于 2025-12-3 15:59
不是直接放的，要先套一个N环和P环，再套到这个HVBN环里

一个正常PMOS就是要带这个N环的呀，P环可能不直接包往外一点也会有的，所以我直接说一个PMOS，这个不是重点，重点是 他在lvs验证时怎么确保NGR（HVBN）和EPI接的是电路想要的电位，只能人工去检查吗？

我看你原理图的截图，hvbn_pocket这个symbol出了PEPI HVBN SUB，所以是根据这三个出pin确定HVBN环里几个tap的电位的是吧，那哪些P管可以放在里面没有规定的吗，还是这样的一个symbol管这个原理图的所有P管，这个东西有rule去检查的吗。上面如果成立，那同个原题图出现两个电位的HVBN，这些P管怎么去分配放在哪个HVBN里，感觉一整个挺奇怪的