电源版图HVLUP问题

new_land

   

zly1006 发表于 2025-11-26 18:29
还有 你问题里的，如果你是Fully-isolated Low-side里的类型，他规则里报出来except是希望你人为检查wavie ...

前辈 我用的n管cell name是nld24_g5a_iso_switch_cfp_mac，对应器件手册中的名字是NLD24G5_fully_iso (GA) device。属于图中 这一类，可是这一类里面根本没包括w3的错误类型，在drc中却也出现在HVLUP.W.3的错误中，请问是为什么呢？或者这里就是向您说的，标出来提醒我一下，如果每个环宽度都大于2um，就没啥问题了？

zly1006

HVLUP.W.3_HVDMY_24_20_16_12_9_6_GA { @ Min width of N+ HV LUP guard ring of Low-side I/O HV device(except Fully-isolated Low-side I/O HVNMOS) >= 2
                                           @ (N+ HVLUP guard ring is an additional ring for Low-side I/O HV device)
        POST_DRIVER_ACT_HVN_LS_HVDMY_24_20_16_12_9_6_GA_NONFULL NOT INSIDE NPOD_GR_H_L_HVDMY_24_20_16_12_9_6_GA
        POST_DRIVER_ACT_HVP_LS_HVDMY_24_20_16_12_9_6_GA NOT INSIDE NPOD_GR_H_L_HVDMY_24_20_16_12_9_6_GA
}

1.首先这个错本意是需要Low-side I/O HV device的 N+ HV LUP guard ring（也就是N+的isoring，剖面图中的W3,跟你说的衬底以及psub ring是没关系的）要>=2u,你的layout要满足这个，你说的再额外加isoring能解决这个错，我不认可，因为担心你会破坏他的一个结构(如果你所用的Low-side I/O HV device 已满足w3>=2,layout中还是会报衬底等其他ring，我建以你标注记录一下，邮件咨询TSMC)
2.except Fully-isolated Low-side I/O HVNMOS意思是如果你是 Fully-isolated Low-side I/O HVNMOS就可排除这个错，报错可以wavie
3.你困惑你用的n管这一类里面根本没包括w3的错误类型，因为这N管结构就是没有w3，所以规则里额外提出让你except Fully-isolated Low-side I/O HVNMOS，所以layout报的N管的这一类错你可以wavie
  提供的信息有限，我也不能肯定我的答复准确无误，可以当做参考建议