仿倒灌GPIO的ESD路径分析

xiangfu2004

                               
登录/注册后可看大图

仿倒灌GPIO设计架构如上图，当PAD对VCC打+ESD时（假设不考虑走GGNMOS），问题：

（1）其Vt1是否是，PAD到VFW的正向diode，加VFW到VCC的反向击穿电压？

（2）VFW到VCC的反向击穿后，PAD-VFW-VCC的寄生PNP，与不仿倒灌的GPIO（VFW结VCC），当PAD对VCC打负时的VCC-NW-PAD寄生PNP相比有什么区别？

（3）正常为防止PAD对VCC打+ESD时，产生衬底VFW电位的上下交叉PMOS管的寄生的PNP导通，上下PMOS管放置在不同的NW（即使电位一致）中，这里如果放一个NW中，但PAD路径加200ohm电阻，是否可行？

（4）产生衬底VFW电位的上下交叉PMOS管是否有必要做SAB？

xiangfu2004

~~~~~

xiangfu2004

~~~~~

xiangfu2004

有没有做过的，在线等？

huana

SAB应该是要加的，但是交叉PMOS后面那一级是做什么用的？

xiangfu2004

当VCC=PAD时 ，交叉控制的PMOS完全关闭，只能通过衬底diode为VFW提供电位，压降0.7v左右，右边pmos，随着VFW降低，漏电增大，略微降低死区电压范围