在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 167|回复: 2

[求助] cadence apd怎么设计一个RDL直接沉积在芯片pad上的封装结构

[复制链接]
发表于 2025-11-19 13:52:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×

我刚开始使用apd进行封装设计,很多东西都还不太熟练。
前几天将芯片pad的网表导进apd之后,发现在layer stack的顶部金属层会生成很多贴片焊盘。但是我要设计的结构里,rdl是直接生长在芯片pad上面的,rdl和芯片pad直接连接,而没有焊盘。我不知道怎么设置来完成我想要的设计,大家有做过类似的结构吗

                               
登录/注册后可看大图

发表于 2025-11-19 15:01:48 | 显示全部楼层
没看懂你想说啥,而且你这个示意图,die跟封装直接没有间距吗,直接贴在一起?至少有solderball或者copper pillar之类的吧
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-11-19 15:16:16 | 显示全部楼层


   
522526tl 发表于 2025-11-19 15:01
没看懂你想说啥,而且你这个示意图,die跟封装直接没有间距吗,直接贴在一起?至少有solderball或者copper  ...


直接连在一起的。用于连接die pad和M1的铜柱是在芯片表面沉积生长出来的。整个基板都是沉积出来的。而不是说先准备好一个基板,再把芯片贴到基板上。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-11 19:23 , Processed in 0.015211 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表