请教phase interpolator问题

YZX408 · 发表于 2012-9-26 19:55:03

相位插值器输出信号的线性度与几个方面的因素有关：1.输入信号相位之差和时间之差，举例说就是在0和45度两间插值，比在0和90度两信号间插值的线性度要好；2.输入信号的变化速率与PI输出端的时间常数；推荐篇文章给你看---
适用于连续数据速率CDR的相位插值器研制（矫逸书内网不能上传文件，自己到CNKI上下一下）
你采用的这种结构的PI，输入是来自VCO的输出，不要经过buffer整形为方波信号，这样插值器输出的线性度不好，但是可以用buffer将VCO输出的信号缓冲一级，将VCO与PI隔离开来，避免PI控制变化时对VCO造成影响而使振荡频率变化。

wuzl423 · 发表于 2012-9-26 22:50:14

1.vco or rail to rail？
这个应该看你采用什么样的vco。理论上采用正弦波作为输入，输出也为正弦波是最理想的。但受到馈通，phase selection，开关管速度，电源噪声等原因，就要考虑输出输出信号的抗干扰能力，简单来说信号slew rate和信号幅度要足够大，但又不能放大馈通引起的负左右。看这个结构，不知道你用的电源是多大，如果是1.2V，输出幅度上不去，在保证驱动足够大的情况下，开关管也小不了，所以开关速度也不行，线性度应该做不好吧？不太明白，麻烦楼主讲解下。
2.step和线性度
你采用的0到90度，8step的插值，在这个相位变化过程中，如果每个step的bias，load都一样大，你应该会看到插值结果非常差，从K1*Acos（wt+a）+K2*Acos（wt+b）的结果就可以看出来，两个输入权重变化过程中，输出本来就不是线性的，所以要仔细调节每个step驱动的bias或者load来调整线性度。

wuzl423 · 发表于 2012-9-26 22:56:42

回复 11# YZX408

楼上，把文章名字贴出来么，也拿来学习下。

ygchen2 · 发表于 2012-10-6 02:01:44

回复 1# gavin168

应该不整形的信号好。整过形的信号做类似的处理，可以用phase blader。输出端信号太快可能不行，需要加点电容看看。

ygchen2 · 发表于 2012-10-6 03:14:00

我这个门外汉正在看着方面的资料，想了解一点，不知道附件对你是否有帮助。
usb_geek 发表于 2011-6-23 16:51

登录/注册后可看大图

不错

nervalt · 发表于 2012-10-16 16:07:55

不才，也在学习PI。
个人觉得先用理想的输入调试PI，不知是应用于什么电路（多相位时钟产生或CDR等），我自己是用的正弦波形，调管子的话可以先把上面的负载用电阻代替，插值效果还行，不过这种均衡负载我也没调，不敢多说。
参考资料推荐看2011年的国防科技大学邹黎的《高速串行RapidIO下3.125GbpsCDR中相位插值器的设计》，该文将目前比较主流的PI资料进行了整合，也包含楼上同志们提到的。
希望对你有帮助，有关PI大家共同学习~

nervalt · 发表于 2012-10-16 16:33:23

没仔细看，居然是08年的帖子，尴尬

qing.chen · 发表于 2012-10-17 20:11:02

插值器输入信号波形是与VCO直接出来的信号相同的，近似正弦的低摆幅信号，不过
为了避免干扰，是要在中间加buffer缓冲的，至于插值出来线性度不好，可能是你插值器的
设计有问题。

aaawxg · 发表于 2013-1-14 10:48:24

xiexie

wuxian466 · 发表于 2013-2-27 20:49:02

Thank you!!!!!

请教phase interpolator问题

站长推荐 /1