深圳/上海-无人机独角兽造芯职位急招，给钱非常爽快

微信1097512435

深圳/上海-无人机独角兽造芯职位急招，上海是soc团队 如果有好的soc架构师，验证 主管 20级 可以考虑放深圳）
深圳 AI团队

T3 对标菊花16级 100万
T4 对标菊花17级 150万 +股票
T5 对标菊花18级以上 200万 +股票
年终奖 3-5个月

微信1097512435

中/高级后端工程师（DFT方向）
岗位职责：
1. 主导制定完整的SOC芯片DFT测试方案并落地；
2. 负责DFT业务上下游需求对接以及交付；
3. 负责DFT电路的设计、实现以及验证；
4. 负责DFT约束输出以及时序收敛支持；
5. 负责向量交付、回片调试、测试成本优化以及良率提升；
6. 参与领域业务的持续优化以及后续演进；

任职要求：
1. 计算机体系架构、微电子、电子、通信等专业背景，硕士及以上学历，4年及以上DFT开发经验；
2. 对DFT实现组件，如SCAN/压缩电路/MBIST/ATPG等有深入理解；
3. 熟练掌握主流DFT EDA实现工具使用；
4. 熟悉芯片开发流程，熟悉低功耗芯片实现流程；
5. 熟练使用脚本语言辅助开发；
6. 具有芯片良率提升、高可靠性设计、低DPPM芯片开发经验优先；
7. 具有2.5D/3D封装芯片测试设计、实践经验优先；

微信1097512435

中/高级后端工程师（PR）
岗位职责：
1. 负责低功耗模块Netlist到GDS的物理设计工作，包含floorplan/powerplan/place/CTS/route；
2. 负责模块的收敛及signoff工作，包含timing analysis & signoff, SI analysis & fix, formal/low power verification；
3. 负责模块的物理验证工作，包含DRC/ANT/LVS/ERC/IR/EM/ESD；
4. 负责项目/大型系统的任务分配和管理，制定模块规范，指导模块的实现；
5. 参与数字后端流程的开发和完善，评估、分析和验证EDA工具/流程/工艺。

任职要求：
1. 微电子、集成电路等相关专业，本科及以上学历；
2. 硕士要求至少4年物理设计经验，本科要求至少6年，具备top设计经验者优先；
3. 具备先进工艺物理设计经验，并成功流片；
4. 熟练使用Synopsys/Cadence/Mentor/Ansys等主流EDA工具；
5. 熟练使用Tcl/Perl/Python/Shell等脚本语言；
6. 乐观向上、拼搏进取、独立思考、积极合作、富有责任心。

微信1097512435

中/高级芯片模拟设计工程师（高速SerDes/PHY方向）
工作职责：
1. 负麦模拟及数模混合芯片需求规格分析和定义、芯片的架构设计；
2. 负责模拟及数模混合系统设计、关键指标分解；
3. 负责模拟及数模混合电路设计、仿真验证；
4. 负责指导版图工程师进行版图设计，并进行后仿真验证和版图问题分析定位；
5. 负责或参与测试、问题定位、设计优化工作，支撑IP量产。

任职要求
1. 硕士及以上学历，集成电路、微电子、计算机、通信等相关专业，5~7年及以上工作经验；
2. 熟练掌握系统建模、晶体管级、模块级电路设计及后端实现，在MIPI、USBDP、高速Serdes、AFE/DFE/PLL等领域有丰富的设计及量产经验；
3. 熟悉自适应均衡算法加分；
4. 勤学善问、自学能力强，能独立思考和解决问题对新技术有浓厚的兴趣和追求；
5. 有良好的团队合作精神，有强烈的责任心和上进心勇于挑战，锐意进取

微信1097512435

资深SOC芯片架构设计专家
工作职责
1.负责芯片的需求分析、规格定义及架构设计，进行性能等指标分解，确保芯片满足PPA目标；
2. 带领团队进行芯片性能分析，识别性能瓶颈并给出架构/设计优化方案，推动优化落地；
3.芯片回片后，跟进设计及性能指标测试及闭环，指导下一代芯片设计优化；
4.与软件团队进行软硬件联合优化，支持软件进行芯片性能调优，确保芯片在产品中发挥性能潜力；
5.持续对标SOC芯片架构及性能优化领域先进技术，制定技术路线图，主导架构设计前沿技术预研及落地。

任职要求
1.具有复杂SOC架构设计经验，熟悉ARM架构/NOC总线/DDR，了解npu/dsp/isp/codec等核心业务IP；
2.有连续3年以上手机/影像/视觉/AI类芯片架构设计经验，有在架构岗位上的芯片成功流片经验；
3.有SOC架构探索及优化经验，能用完善的架构优化方法解决问题；
4.熟悉芯片性能验证方法，了解ESL/UVM/ZEBU等性能仿真平台，能带领并推动性能验证团队完成芯片性能目标的验证及达成；
5.熟悉嵌入式软件，具有产品化调优经验，能协助产品解决性能问题，进行性能调优；
6.具有竞品分析经验，指导团队进行竞品分析；
7.具有技术热情和产品sense，对未知领域能快速学习并突破瓶颈，对业界领先产品及技术有洞察。

微信1097512435

中/高级芯片设计工程师（总线/CPU/CRG/安全/交付）
工作职责
1.负责SOC中业务子系统或TOP的方案设计和集成交付，开发关联IP，并进行负责子系统的PPA评估及优化；
2.负责SOC的安全/CRG/总线等全局方案及交付；
3.作为领域PL，整体负责SoC设计领域交付工作；
4.深度支持EDA/SV验证，实现/DFT/后端网表调优，以及回片测试，护航芯片的全生命周期；
5.持续对标竞品，并校准安全/性能/CPUroadmap，牵头技术规划议题落地。

任职要求
1.硕土及以上学历，集成电路、计算机、通信等相关专业，4年以上工作经验；
2.熟悉ASIC开发流程和相关工具使用，完整走过规格定义到量产测试流程、有先进工艺下成功流片经验的优先；
3.技术视野开阔，承担过领域PL关键角色、精通安全/CRG/总线/CPU中至少一种业务的优先；
4.有竞品对标、安全/性能/CPU技术规划经验的优先；
5.具备良好的主动性和学习能力。

微信1097512435

中/高级芯片设计工程师（DDR/3D DRAM
工作职责：
1.与架构、后端、封装SIPI、硬件、Fab各方协同工作，完成3D IC产品规格和架构定义；
2.负责3D DRAM DDR子系统微架构设计与特性定义；
3.负责3D DRAM DDR子系统性能、功耗、面积优化；
4.负责3D DRAM DDR子系统交付；
5.跟进 IP 迭代与评估、竞品对标等预研分析工作;

任职要求：
1. 熟悉3D DRAM物理结构基本知识及其技术落地方式；
2. 了解先进封装相关技术及结构，熟悉3D整合工艺；
3. 熟悉3D DRAM导入量产流程，有WoW或者CoW堆叠量产经验优先；
4. 熟悉CRG/低功耗方案/总线等soc领域的基本技能;
5. 具备3D DRAM DDRC控制器、微架构、调度策略设计及性能优化的能力；
6. 具备系统性问题分析定位与解决能力，学习能力强，能快速掌握新的领域技能，有探索精神，具有良好的跨团队沟通能力；

微信1097512435

中/高级芯片设计工程师（互联）
工作职责：
1.负责PCIE/USB/DP接口IP的设计与子系统交付工作；
2.制定接口的时钟与复位方案，和实现团队完成时序收敛方案的制定以及接口时序分析；
3.支持验证团队完成 IP 与接口逻辑验证，参与关键用例调试与debug；
4.熟悉实现、后端、封装PISI流程，对下游提供有效的支持；
5.回片与产品化问题定位与支持，协助硬件/SV/量产完成一致性测试、底层驱动开发、ATE筛片等问题闭环；
6.跟进 IP 迭代与评估、竞品对标等预研分析工作；
7.负责CXL等片间互联方案落地；

任职要求：
1.微电子、计算机、电子、通信等相关专业，硕士及以上学历；
2.具有4年及以上高速接口IP设计交付经验，熟悉PCIE协议栈（pcie3.0/pcie4.0）或者 USB/DP协议规范；
3.具有CRG/低功耗方案/总线等soc领域的基本技能；
4.熟悉实现、后端、封装PISI领域的基础知识和开发流程，能够对下游团队提供有效的支持；
5.拥有回片量产调试经验，熟悉硬件一致性测试、底层驱动开发、ATE筛片等内容；
6.具备系统性问题分析定位与解决能力，学习能力强，能快速掌握新的领域技能，有探索精神，具有良好的跨团队沟通能力；

微信1097512435

中/高级ESL建模工程师
职位描述：
1.负责关键性能IP的ESL建模
2.负责SOC系统级ESL建模
3.负责芯片架构探索和优化
4.负责先进ESL建模方法学持续探索和落地

职位要求：
1. 5年以上ESL建模经验，熟练掌握SystemC/C++，熟练使用VDK，Helium等主流虚拟仿真平台；
2. 具备高复杂度IP的时钟精确级ESL模型建模经验（如AMBA总线、DDR）；
3. 具备高复杂度SoC级建模经验，可独立bringup ARM V7/V8/V9 linux/rtos，进行TLM事务级功能模型编写与SoC虚拟原型搭建；
4. 拥有基于ESL方法学性能调优经验，可以根据ESL仿真结果识别关键性能IP和SoC的性能瓶颈并给出优化建议；

微信1097512435

中/高级芯片设计工程师（存储）
工作职责
1.负责UFS/eMMC/SD接口IP的设计与子系统交付工作；
2.制定接口的时钟与复位方案，和实现团队完成时序收敛方案的制定以及接口时序分析；
3.支持验证团队完成IP与接口逻辑验证，参与关键用例调试与debug；
4.熟悉实现、后端、封装PISI流程，对下游提供有效的支持；
5.回片与产品化问题定位与支持，协助硬件/SV/量产完成一致性测试、底层驱动开发、ATE筛片等问题闭环；
6.跟进IP选代与评估、竞品对标等预研分析工作。

任职要求
1.微电子、计算机、电子、通信等相关专业，硕士及以上学历；
2.具有4年及以上高速接口IP设计交付经验，熟悉UFS协议栈（ufs3.0/ufs4.0/ufs5.0、unipro、mphy）或者eMMC、SD协议规范；
3.具有CRG/低功耗方案/总线等soc领域的基本技能；
4.熟悉实现、后端、封装PISI领域的基础知识和开发流程，能够对下游团队提供有效的支持；
5.拥有回片量产调试经验，熟悉硬件一致性测试、底层驱动开发、ATE筛片等内容；
6.具备系统性问题分析定位与解决能力，学习能力强，能快速掌握新的领域技能，有探索精神，具有良好的跨团队沟通能力。