有没有办法可以读取rtl分析移除参数并把端口转化为类似网表的一维格式

lolina

实际项目中会拿到一些代码是端口使用了参数，端口是多维的等情况，有时候为了跑flow会选择把这些ip做空，保持端口一致同时删除内部逻辑或者输出tie0，而实操时因为代码是rtl格式的，端口有参数，多维端口都会对抽假lib，做空wrapper产生干扰（比如pt就不支持端口参数和多维端口），请问哪个eda工具有办法可以读如并分析这些代码，吐出来一个明文的“网表/rtl”或者能输出端口也行，比如我能想到的写个简单脚本用dc把rtl读进去，简单综合一下，吐出来一个网表，但是这样代码稍微大点就很慢