设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 给GPIO做的capless的LDO
返回列表 发新帖
查看: 193|回复: 6

[求助] 给GPIO做的capless的LDO

[复制链接]
发表于 6 小时前 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
本帖最后由 18373165391 于 2025-9-8 09:59 编辑

最近在给IO做供电的LDO，IO的频率100MHz，发现采用NMOS的source floower和FVF的两种LDO对于IO翻转的undershoot和overshoot几乎一样，基本上都是靠负载的电容在抗。请问有什么好的办法解决吗
回复

使用道具 举报

发表于 5 小时前 | 显示全部楼层
如果是常规PMOS功率管效果如何呢？
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

nanke
发表于 3 小时前 | 显示全部楼层
目前的效果怎么样，目标是什么？需要解决什么。
回复 支持 反对

使用道具 举报

 楼主| 发表于 1 小时前 | 显示全部楼层


   
hzq710789790 发表于 2025-9-8 11:39
如果是常规PMOS功率管效果如何呢？


常规的PMOS没有NMOS的undershoot好
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 1 小时前 | 显示全部楼层


   
nanke 发表于 2025-9-8 13:46
目前的效果怎么样，目标是什么？需要解决什么。


目前是外部挂了100pF电容，电压变化10%，目标就是想减少电容到50pF或者更低还能在10%的变化范围内
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

nanke
发表于 半小时前 | 显示全部楼层


   
18373165391 发表于 2025-9-8 15:11
目前是外部挂了100pF电容，电压变化10%，目标就是想减少电容到50pF或者更低还能在10%的变化范围内
...



不知道目前的shoot是哪方面占主导
可以看下这本书Fully-Integrated Low-Dropout Regulators


可以试试replica nmos source follower
decap可以试试从单纯的C改成C-R-C，即pi型滤波器的结构，看看效果
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ZYH99
发表于 5 分钟前 | 显示全部楼层
如果把带宽做大点呢会有改善吗
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-8 16:49 , Processed in 0.027875 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表