给GPIO做的capless的LDO

18373165391 · 发表于 2025-9-8 09:56:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 18373165391 于 2025-9-8 09:59 编辑

最近在给IO做供电的LDO，IO的频率100MHz，发现采用NMOS的source floower和FVF的两种LDO对于IO翻转的undershoot和overshoot几乎一样，基本上都是靠负载的电容在抗。请问有什么好的办法解决吗

hzq710789790 · 发表于 2025-9-8 11:39:03

如果是常规PMOS功率管效果如何呢？

nanke · 发表于 2025-9-8 13:46:31

目前的效果怎么样，目标是什么？需要解决什么。

18373165391 · 发表于 2025-9-8 15:11:01

hzq710789790 发表于 2025-9-8 11:39
如果是常规PMOS功率管效果如何呢？

常规的PMOS没有NMOS的undershoot好

18373165391 · 发表于 2025-9-8 15:11:57

nanke 发表于 2025-9-8 13:46
目前的效果怎么样，目标是什么？需要解决什么。

目前是外部挂了100pF电容，电压变化10%，目标就是想减少电容到50pF或者更低还能在10%的变化范围内

nanke · 发表于 2025-9-8 16:17:43

18373165391 发表于 2025-9-8 15:11
目前是外部挂了100pF电容，电压变化10%，目标就是想减少电容到50pF或者更低还能在10%的变化范围内
...

不知道目前的shoot是哪方面占主导
可以看下这本书Fully-Integrated Low-Dropout Regulators

可以试试replica nmos source follower
decap可以试试从单纯的C改成C-R-C，即pi型滤波器的结构，看看效果

ZYH99 · 发表于 2025-9-8 16:43:54

如果把带宽做大点呢会有改善吗

账号		自动登录	找回密码
密码			注册

[求助] 给GPIO做的capless的LDO

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1