时钟门控的综合问题急急急求大神解答

sunflowerssi · 发表于 12 小时前

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 sunflowerssi 于 2025-8-28 10:41 编辑

我在rtl设计中就例化了集成时钟门控，那么综合脚本中把时钟门控生成的时钟作为生成时钟。
（1）需要对其设置成ideal的吗？我设置成了ideal的，但是综合后产生的sdc文件中并没有将其设置成ideal的。
（2）是因为net不能设置成ideal吗？是不是需要将输出pin设置成ideal的？
（3）需要设置它的uncertainty、latency、transition吗？

Lover_Momo · 发表于 11 小时前

create_generated_clock [get_pins ICG/ECK] -master_pin [get_pins ICG/CK] ..... ???
你有看到什么问题么？

账号		自动登录	找回密码
密码			注册

[求助] 时钟门控的综合问题急急急求大神解答

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1

[求助] 时钟门控的综合问题 急急急求大神解答

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1

[求助] 时钟门控的综合问题急急急求大神解答