有关icg clone/merge的细节

frank1249

大家好, 想请问innovus中
1. 如果说clone icg后不是改成看离sink最近的icg的reg2icg的setup timing, 那么为何clone icg会对于icg的reg2icg的setup timing有帮助呢?
2. 工具会在reg2icg的setup timing足够margin的情况下去merge icg? 还是通常出于其他考量? 比如为了balance或把clock net做短(把fanout变大)?
3. 在ECF阶段使用icg clone/merge的真正好处是在于提前看到icg的负skew外, 还有能够调整sink位置去配合? 不太理解跟cts才做icg clone/merge的细节差异? 谢谢大家

Challensys

icg merge是无脑merge，不看时序的，如果对时序有冲击可以禁用icg merge。