在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 234|回复: 6

[求助] ADC THD测试FFT波形噪底异常

[复制链接]
发表于 前天 18:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请教各位ADC的大牛,有没有遇到ADC THD测试过程中,FFT波形噪底异常。输入信号频率为100kHz时,噪底是没有凸起的。输入信号频率大于300k,噪底就出现如图的异常。 企业微信截图_20250807180731.png
发表于 前天 19:24 | 显示全部楼层
噪底而非谐波的增大,有可能是时钟jitter导致的,你可以贴100k和300k的图对比一下
回复 支持 反对

使用道具 举报

 楼主| 发表于 昨天 09:49 | 显示全部楼层


   
nanke 发表于 2025-8-7 19:24
噪底而非谐波的增大,有可能是时钟jitter导致的,你可以贴100k和300k的图对比一下 ...


这是Fin=100kHz的频谱图。 时钟用的是XO,jitter很小的。如果是时钟jitter,Fin=100k和Fin=300k, 频谱会有这么大的区别吗? 企业微信截图_20250808094414.png
回复 支持 反对

使用道具 举报

发表于 昨天 10:04 | 显示全部楼层


   
渡渡 发表于 2025-8-8 09:49
这是Fin=100kHz的频谱图。 时钟用的是XO,jitter很小的。如果是时钟jitter,Fin=100k和Fin=300k, 频谱会 ...


300kHz那里的鼓包很像是时钟jitter的形状。不要用XO。要用PLL或者jitter小的晶振。你可以算一下你这个adc 达到所需snr需要的jitter。
回复 支持 反对

使用道具 举报

发表于 昨天 10:06 | 显示全部楼层


   
nanke 发表于 2025-8-8 10:04
300kHz那里的鼓包很像是时钟jitter的形状。不要用XO。要用PLL或者jitter小的晶振。你可以算一下你这个adc ...


不清楚你这个snr多少,fin只有300kHz,理论上只要不是100db以上的,jitter要求应该不高才是,可以实际测一下jitter,或者想办法换更干净的时钟。或者你这个是连续型的delta-sigma,对jitter非常敏感?
回复 支持 反对

使用道具 举报

发表于 昨天 10:10 | 显示全部楼层


   
nanke 发表于 2025-8-8 10:06
不清楚你这个snr多少,fin只有300kHz,理论上只要不是100db以上的,jitter要求应该不高才是,可以实际测 ...


也有可能是信号源的问题。多做一些实验多测一些数据找找规律。我之前测adc都是改变不同变量测几十组数据以上的。
回复 支持 反对

使用道具 举报

 楼主| 发表于 昨天 11:09 | 显示全部楼层


   
nanke 发表于 2025-8-8 10:10
也有可能是信号源的问题。多做一些实验多测一些数据找找规律。我之前测adc都是改变不同变量测几十组数据 ...


好的  感谢
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-9 22:50 , Processed in 0.015351 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表