ADC THD测试FFT波形噪底异常

渡渡

请教各位ADC的大牛，有没有遇到ADC THD测试过程中，FFT波形噪底异常。输入信号频率为100kHz时，噪底是没有凸起的。输入信号频率大于300k,噪底就出现如图的异常。

nanke

噪底而非谐波的增大，有可能是时钟jitter导致的，你可以贴100k和300k的图对比一下

渡渡

   

nanke 发表于 2025-8-7 19:24
噪底而非谐波的增大，有可能是时钟jitter导致的，你可以贴100k和300k的图对比一下 ...

这是Fin=100kHz的频谱图。 时钟用的是XO，jitter很小的。如果是时钟jitter，Fin=100k和Fin=300k, 频谱会有这么大的区别吗？

nanke

   

渡渡 发表于 2025-8-8 09:49
这是Fin=100kHz的频谱图。 时钟用的是XO，jitter很小的。如果是时钟jitter，Fin=100k和Fin=300k, 频谱会 ...

300kHz那里的鼓包很像是时钟jitter的形状。不要用XO。要用PLL或者jitter小的晶振。你可以算一下你这个adc 达到所需snr需要的jitter。

nanke

   

nanke 发表于 2025-8-8 10:04
300kHz那里的鼓包很像是时钟jitter的形状。不要用XO。要用PLL或者jitter小的晶振。你可以算一下你这个adc ...

不清楚你这个snr多少，fin只有300kHz，理论上只要不是100db以上的，jitter要求应该不高才是，可以实际测一下jitter，或者想办法换更干净的时钟。或者你这个是连续型的delta-sigma，对jitter非常敏感？

nanke

   

nanke 发表于 2025-8-8 10:06
不清楚你这个snr多少，fin只有300kHz，理论上只要不是100db以上的，jitter要求应该不高才是，可以实际测 ...

也有可能是信号源的问题。多做一些实验多测一些数据找找规律。我之前测adc都是改变不同变量测几十组数据以上的。

渡渡

   

nanke 发表于 2025-8-8 10:10
也有可能是信号源的问题。多做一些实验多测一些数据找找规律。我之前测adc都是改变不同变量测几十组数据 ...

好的  感谢

渡渡

   

nanke 发表于 2025-8-8 10:04
300kHz那里的鼓包很像是时钟jitter的形状。不要用XO。要用PLL或者jitter小的晶振。你可以算一下你这个adc ...

定位到了，是PLL jitter导致的，用晶振噪底就没有鼓包了。感谢指点。