静态时序分析

新手上路哈哈哈 · 发表于 2025-8-4 16:56:53

各位大佬，pt进行静态时序分析时，出现No constrained path，sdc已经从innovus读进来了，还是显示无约束路径，如何解决呀

52eetob · 发表于 2025-8-4 17:47:20

问deepseek，貌似很有参考意义。见附件。

Challensys · 发表于 2025-8-4 18:21:42

读网表或SDC时有没有报什么Warning？

新手上路哈哈哈 · 发表于 2025-8-5 15:03:00

Challensys 发表于 2025-8-4 18:21
读网表或SDC时有没有报什么Warning？

没有警告，我用ICC导出来的sdc包含net的一些电阻参数，innovus就没有

elone · 发表于 2025-8-5 17:44:36

sdc应该是dc写出来再改的吧

Challensys · 发表于 2025-8-5 19:56:23

新手上路哈哈哈发表于 2025-8-5 15:03
没有警告，我用ICC导出来的sdc包含net的一些电阻参数，innovus就没有

如果是UPF项目，注意网表里不要包含标准单元空模块。

新手上路哈哈哈 · 发表于 2025-8-6 10:31:34

Challensys 发表于 2025-8-5 19:56
如果是UPF项目，注意网表里不要包含标准单元空模块。

单一电源的，我静态时序分析的报告路径的延时，和仿真结果的延时对不上

账号		自动登录	找回密码
密码			注册

[求助] 静态时序分析