设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 静态时序分析
返回列表 发新帖
查看: 69|回复: 2

[求助] 静态时序分析

[复制链接]
发表于 3 小时前 | 显示全部楼层 |阅读模式
悬赏20资产未解决
各位大佬，pt进行静态时序分析时，出现No constrained path，sdc已经从innovus读进来了，还是显示无约束路径，如何解决呀
回复

使用道具 举报

52eetob
发表于 3 小时前 | 显示全部楼层
问deepseek，貌似很有参考意义。见附件。
PT-2.png
PT3.png
PT-2025-08-04_17-45-11.png
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2 小时前 | 显示全部楼层
读网表或SDC时有没有报什么Warning？
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-4 20:48 , Processed in 0.011843 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表