在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 143|回复: 1

[求助] 有关dummy的插入阶段与效用

[复制链接]
发表于 昨天 18:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好, 想请问

1. 加入dummy的动作在PR的chipfinish时加或是在GDS merge之后在calibre裡面加的差异为何? 会比较建议在PR时chip finish就加顺便处理dummy metal带来的SI影响?
2. 加入dummy metal 可能会引入SI问题进而影响timing, 会有其面向的影响吗?
3. 加入dummy OD/POLY (也就是Frond end dummy?)跟filler是不同的加入方式?本质上也是类似end cap的概念?让整体std的运作考量到PSE/OSE的影响维持一致性? 加入dummy OD会对timing或其他有影响? 谢谢大家

发表于 昨天 22:06 | 显示全部楼层
dummy 影响 timing 可以把违例路径附近的 Dummy 删一波再迭代
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-31 16:26 , Processed in 0.013407 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表