高精度高线性度输入Buffer设计

Jr_ong

有需求需要在90nm工艺下设计一个全差分输入buffer驱动ADC，±2Vpp，2.8V供电，4M时钟，3p的负载电容，sfdr＞120dB。 目前采用电阻反馈的形式，opamp采用了两级➕miller cap，也考虑到了doublet取消了调零电阻换成了烧电流，但最高也只做到了110dB，继续加电流提升Gain和βGBW也没办法提高SFDR，求各位佬指点一下方向。或者有没有什么高见的论文可以参考的。 吐槽：按说120dB的SFDR应该也不少见啊，网上怎么像样的论文一篇都找不到，只看得到关于高速的Super source follower。