有没有好心大佬看一下我这个环形振荡器的verilog代码？求！

鱼刺

本人萌新，想搭一个三个反相器的RO，但是vivado好像综合不了，不知道原因，而且不太会怎么让RO起振，我即使给他每个反相器赋初值，仿真波形会保持初始赋值，不会震荡。想问问大佬们，搭建闭环电路（首尾相连产生振荡的一系列电路）怎么给他起振条件呢？怎么用verilog实现赋初值并之后让他自己振荡呢？

总结来讲，对于环形自反馈结构，怎么对电路节点设置初始值同时保证后续电路可以正常振荡 ，用什么语句（force,release?还是设置初始化时长？）同时保证电路可综合可板级验证。（Verilog语言）
希望大佬可以回复指点，小弟感激不尽！

zhengluemeng

不能综合应该是被综合器优化了，比如三个反相器和一个反相器在综合器看来是一样的。需要在代码中让其不被优化，可以百度下vivado不然代码综合时优化的注释是什么。

振荡器频率和反相器延迟有关，仿真时要给反相器设置延迟:
out = #1 ~in ;