带运放的Brokaw带隙基准电流为0

zzybling · 发表于 2025-7-5 10:40:32

本人带隙小白，在做电路设计的时候，采用左边电流镜的架构，core功能正常
采用右边放大器钳位架构时，电流为0，第二张图为具体仿真参数，AMP采用ahdlLib
想请教下这是为什么，应该怎么来设计带运放的BGR呢

两种core

具体仿真值

暖阳 · 发表于 2025-7-5 10:40:33

你做启动电路了嘛，图上看好像是没有的

zzybling · 发表于 2025-7-5 11:01:06

暖阳发表于 2025-7-5 10:51
你做启动电路了嘛，图上看好像是没有的

确实没有加，刚刚加上就可以了，谢谢！

[求助] 带运放的Brokaw带隙基准电流为0