在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1021|回复: 14

[求助] innovus时序报告求助!!

[复制链接]
发表于 2025-7-4 19:52:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
新人求助,在做完route查看时序报告的时候,发现我的hold报告中一条path上有很多的寄存器,可是这条pah是clk2reg的,按理说到一个寄存器的Q端就会停止的,为什么一条通路上还是会出现多个寄存器,有没有大佬教一下,是哪个步骤做错了,是path group吗还是什么其他原因?

下面是我一条有vio的path

1

1

2

2
发表于 2025-7-10 14:51:51 | 显示全部楼层
仔细看了一下,大概有两个问题
1.  你的other end arrival是0.007,我猜你的capture clock source latency也是负的,你先回ccopt在下ccopt_design之前set_propagated_clock [all_clocks]再看看timing report是不是launch capture都是负数开始
2.  你的u_soc_top_test/lfextclk_reg/Q看起来fanout有1040,应该sdc里有订ideal network你没注解掉,前端确实经常会给带ideal network的sdc给后端挖坑
发表于 2025-7-5 11:09:21 | 显示全部楼层
报告最后一列里面写得很清楚了,有generate clock,这些是分频寄存器
 楼主| 发表于 2025-7-6 18:48:28 | 显示全部楼层


布线工具人 发表于 2025-7-5 11:09
报告最后一列里面写得很清楚了,有generate clock,这些是分频寄存器


谢谢你的回复,我在route后用optDesign -postRoute -hold这条对hold进行修复,大部分都被修掉了,但就是有几个的slack一直没变,其中就有一个我上面截图的这条path,我看了时序报告,修复前后这条路径都没变过,工具并没有在这条data路径上插buffer,它的data arrive time就没变过,我该如何将这类的vio修掉
发表于 2025-7-8 09:02:02 | 显示全部楼层


空手的信鸽 发表于 2025-7-6 18:48
谢谢你的回复,我在route后用optDesign -postRoute -hold这条对hold进行修复,大部分都被修掉了,但就是 ...


你这里看起来是时钟当数据用的,工具修hold是不会再时钟上插buf的,和前端确认下这条路径的真实性,确定要修就自己插buf修就完事了
发表于 2025-7-8 09:44:56 | 显示全部楼层


空手的信鸽 发表于 2025-7-6 18:48
谢谢你的回复,我在route后用optDesign -postRoute -hold这条对hold进行修复,大部分都被修掉了,但就是 ...


看一下这个path group是不是设了fix hold ignore
发表于 2025-7-8 14:26:34 | 显示全部楼层
为什么你的起点arrival time是负的,你有订clock source latency吗
 楼主| 发表于 2025-7-9 12:58:45 | 显示全部楼层


布线工具人 发表于 2025-7-8 09:02
你这里看起来是时钟当数据用的,工具修hold是不会再时钟上插buf的,和前端确认下这条路径的真实性,确定 ...


谢谢你的回复,我在这条路径上加了buffer,hold确实有缓解,但是会带来其他path的violation,我就用了这个命令optDesign -postRoute -hold -incr对hold进行修复,可是修复完再查看时序报告,原本插了buffer的这条路径,插得buffer带来的delay又变回0了,想请问你这是什么情况,以及我又该如何将hold修好?谢谢

1

1

2

2
 楼主| 发表于 2025-7-9 13:00:57 | 显示全部楼层


ywwuyifan 发表于 2025-7-8 14:26
为什么你的起点arrival time是负的,你有订clock source latency吗


我设置了physical constraint,这条path的起点也并不是负的,这条path的起点是u_soc_top_test/lfextclk_reg/Q,至于为什么会从不是起点的路径开始报时序,这个我不太清楚
发表于 2025-7-9 16:57:49 | 显示全部楼层


空手的信鸽 发表于 2025-7-9 13:00
我设置了physical constraint,这条path的起点也并不是负的,这条path的起点是u_soc_top_test/lfextclk_r ...


因为你在Q上generate了时钟,这个是正常的
发表于 2025-7-10 09:11:02 | 显示全部楼层


空手的信鸽 发表于 2025-7-9 12:58
谢谢你的回复,我在这条路径上加了buffer,hold确实有缓解,但是会带来其他path的violation,我就用了这 ...


你是在lfext_clk_reg的输出加的buf还是在下面这个寄存器的D端加的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-25 12:17 , Processed in 0.030623 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表