芯片顶层带bonding线寄生电感仿真疑惑

yule666 · 发表于 2 小时前

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

新人求助，当芯片顶层带寄生电感，如果你内部模块有OSC，OSC会通过电感抽取电流，从而输出信号产生尖刺。这个是固有存在的，只能减小。那假如我做的是一个基准，就会导致基准的输出电压存在几mV的尖刺，这难道不会有啥影响吗？如此大的尖刺已经比噪声都还大了。感觉很怪异。这个问题论坛里很少讨论，希望对此有经验的大佬发表下意见，谢谢。

企业微信截图_17513498201661.png

wkp1992101 · 发表于 2 小时前

要考虑，说明基准做的不好，电源抑制比太低

[求助] 芯片顶层带bonding线寄生电感仿真疑惑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1