在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11767|回复: 72

基于FPGA的RISC CPU 设计

[复制链接]
发表于 2008-3-6 16:27:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
分享一个基于FPGA的RISC cpu设计

soc-fpga_base.zip

396.76 KB, 下载次数: 417 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-3-6 21:19:40 | 显示全部楼层
vvdfvffggrrrrrrrrrrrrrrr
 楼主| 发表于 2008-3-7 09:14:42 | 显示全部楼层
一份很好,很详细的, 逐步介绍CPU设计, 并且通过编写C代码,在FPGA上运行的CPU设计资料, 好象关注的朋友不多啊
发表于 2008-3-7 14:17:32 | 显示全部楼层

OK

Thank you!
发表于 2008-3-7 17:35:07 | 显示全部楼层
这个也好
谢谢了讲得很详细嘛
发表于 2008-3-7 17:43:34 | 显示全部楼层
分值位oooo了怎么半
发表于 2008-3-12 14:52:39 | 显示全部楼层
好,不错,我要认真看~~
发表于 2008-4-4 14:39:58 | 显示全部楼层
多谢,多谢
发表于 2008-4-15 18:21:50 | 显示全部楼层
推荐。
发表于 2008-4-15 18:22:57 | 显示全部楼层
感謝你的分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 16:14 , Processed in 0.031048 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表