在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 181|回复: 10

[求助] 出现not define subckt时,记着有一种编辑cdsenv文件的解决办法

[复制链接]
发表于 12 小时前 | 显示全部楼层 |阅读模式
20资产


如图,有一种将empty.sp文件编辑到vituoso的默认配置文件中的办法,突然忘记怎么操作了。谁可以帮一下。

                               
登录/注册后可看大图

最佳答案

查看完整内容

那为啥不直接保存到runset里?lvs option-》database-》additional spice file
发表于 12 小时前 | 显示全部楼层
那为啥不直接保存到runset里?lvs option-》database-》additional spice file
 楼主| 发表于 10 小时前 | 显示全部楼层


TCKG 发表于 2025-6-25 11:03
那为啥不直接保存到runset里?lvs option-》database-》additional spice file


每次关掉virtuoso,都要重新设置
发表于 10 小时前 | 显示全部楼层
额,保存到runset里了重启virtuoso为啥要重新设置
发表于 10 小时前 | 显示全部楼层
这里涉及virtuoso导出CDL网表的过程和机制。
virtuoso+calibre的EDA组合,Calibre LVS过程中,提取电路网表是通过virtuoso提供的CDL网表导出功能。
virtuoso提供了一个变量“  auCdlPrintEmptySUBCKT”,此变量为t时,在导出网表时,会自动在网表中添加empty subckt,就不需要额外的empty subckt文件了。

可以放在libinit中,也可以放在cdsinit中,也可以放在cdsenv里。

  auCdlPrintEmptySUBCKT = t
 楼主| 发表于 6 小时前 | 显示全部楼层


yanpflove 发表于 2025-6-25 11:38
这里涉及virtuoso导出CDL网表的过程和机制。
virtuoso+calibre的EDA组合,Calibre LVS过程中,提取电路网表 ...


试过了,不对呀
发表于 6 小时前 | 显示全部楼层


jenciek 发表于 2025-6-25 14:42
试过了,不对呀


什么不对?
 楼主| 发表于 6 小时前 | 显示全部楼层


加入上面那句话,跑LVS时,还是报错误。这个错误是与没添加empty.sp文件时一样的。
 楼主| 发表于 6 小时前 | 显示全部楼层


TCKG 发表于 2025-6-25 11:11
额,保存到runset里了重启virtuoso为啥要重新设置


抱歉,看错了
发表于 5 小时前 | 显示全部楼层
本帖最后由 YuSHL 于 2025-6-25 16:12 编辑

写在.cdsinit: cdlOutKeys = list(nil 'incFile "/path/xxx/empty.subckt")
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-25 21:41 , Processed in 0.031789 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表