在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 428|回复: 3

[求助] SMIC中的npn管在绘制版图时出DRC错误,求助!

[复制链接]
发表于 2025-6-15 19:25:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
smic 180nm cmos工艺中,使用npn管绘制版图时,进行drc检查时,提示下图错误,求助各位该如何解决?谢谢大家





                               
登录/注册后可看大图



                               
登录/注册后可看大图



                               
登录/注册后可看大图


发表于 2025-6-15 22:30:01 | 显示全部楼层
这是Border层没画导致的,block级的可以waive掉 顶层在考虑
发表于 2025-6-16 10:34:52 | 显示全部楼层
直接waive掉,不用管,就是个标识层 最后top画就行
发表于 2025-6-16 11:57:41 | 显示全部楼层
本帖最后由 bubushenghua 于 2025-6-20 10:01 编辑

BORDER这层layer是定义top  layout pattern的边界。
是否忽略,需要具体工艺节点,具体分析。
如果遇到模块级的,比如LDO_TVDD或者TX等。
需要完成布局之后,就验证一版full chip的DRC。



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 00:24 , Processed in 0.031194 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表