SMIC中的npn管在绘制版图时出DRC错误，求助！

cxsllllll · 发表于 2025-6-15 19:25:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

smic 180nm cmos工艺中，使用npn管绘制版图时，进行drc检查时，提示下图错误，求助各位该如何解决？谢谢大家

登录/注册后可看大图

shanklin · 发表于 2025-6-15 22:30:01

这是Border层没画导致的，block级的可以waive掉顶层在考虑

jyy19920120 · 发表于 2025-6-16 10:34:52

直接waive掉，不用管，就是个标识层最后top画就行

bubushenghua · 发表于 2025-6-16 11:57:41

本帖最后由 bubushenghua 于 2025-6-20 10:01 编辑

BORDER这层layer是定义top layout pattern的边界。
是否忽略,需要具体工艺节点，具体分析。
如果遇到模块级的，比如LDO_TVDD或者TX等。
需要完成布局之后，就验证一版full chip的DRC。

[求助] SMIC中的npn管在绘制版图时出DRC错误，求助！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1