有偿求助tsmc28nm工艺库

zxlqh

有大佬可以分享tsmc28nm工艺库吗，小弟不胜感激。


超级福利！tsmc28nm完整工艺库免费分享

之前下载了这个资料，感觉似乎缺点东西。


现在还有个疑问，关于mc2生成sram然后DC综合，哪位大佬能为小弟解惑一下：
我用mc2生成了sram，然后.lib转为.db，但是DC综合时不知道选择哪个.db作为library，哪位大佬可以告诉一下啊~已经研究五天了，要崩溃了~~

puxiancheng

zxlqh 发表于 2025-6-10 14:26
明白了，感谢您。看来是这个资料少了一些内容。。。

这个资源里面就有啊。logic目录下面就是standcell

zxlqh

自己顶一顶，默默等待大佬现场教学，感激不尽

xf2016

没有设置link library?

zxlqh

xf2016 发表于 2025-6-10 13:44
没有设置link library?

感谢您的回复。
link library 和 target library 都设置了，用的 ”tsdn28hpcpa4096x36m8mwbaso_130a_ffg0p99v0c.lib“ 这个转为.db，综合时提示“没有基础的与、或、非门”，感觉应该是缺少这种数字工艺库：

tsmc28nm数字工艺库

”tsdn28hpcpa4096x36m8mwbaso_130a_ffg0p99v0c.lib“ 这个是MC2生成的“NLDM”文件夹中一个，感觉这个应该只包含sram相关内容（应该放在link library？），综合时还是需要基础库（放在target library），不知道这样想是不是对的~~

xf2016

设定link library 和taget library时要指定以db结尾的库文件名

xf2016

应该是你的脚本有问题

puxiancheng

zxlqh 发表于 2025-6-10 13:58
感谢您的回复。
link library 和 target library 都设置了，用的 ”tsdn28hpcpa4096x36m8mwbaso_130a_ffg ...

对。memory放到link library。target需要standcell的library

zxlqh

xf2016 发表于 2025-6-10 14:03
应该是你的脚本有问题

输入的是这几条命令：


dc_shell

define_design_lib work -path ./work
set_app_var target_library ./library/example.db
set_app_var link_library ./library/example.db
read_file -format verilog ./verilog/dual_port_sram.v
link
check_design
create_clock -period 10 [get_ports clk]
set_input_delay -max 3 -clock clk [remove_from_collection [all_inputs] clk]
set_output_delay -max 2.5 -clock clk [all_outputs]
set_input_transition 0.15 [all_inputs]
check_design
compile

其中，“example.db” 就是 “tsdn28hpcpa4096x36m8mwbaso_130a_ffg0p99v0c.lib” 用 library compiler 转过来的，但是 compile 后报错它：






不知道为什么~

zxlqh

puxiancheng 发表于 2025-6-10 14:11
对。memory放到link library。target需要standcell的library

好~感谢您，那看来是这里是少东西了。。


超级福利！tsmc28nm完整工艺库免费分享

您有standcell 库嘛。感激不尽~~