在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 265|回复: 4

[求助] tran仿真步长正常,但plot出来的图步长非常大,这种是什么情况,要怎么解决呢

[复制链接]
发表于 3 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
可以看到,设置的tran是以高精度进行仿真的,outputlog里显示的步长也很小,但是plot出来的图却是没1.6u取一个点,刚好是1/1000总仿真时长,请问要怎么设置才能让波形显示全部的点呢
c613cbc4fabca79b1b127dd1ede722cb.png
f9cbfd03e5b6dc154c0828f402b60018.png
发表于 3 天前 | 显示全部楼层
选中q一下,Type/Style改成points
 楼主| 发表于 3 天前 | 显示全部楼层


tStone 发表于 2025-6-5 15:24
选中q一下,Type/Style改成points


是这样,似乎仿真出来的点就不正常。但是我最后输出接的是一个理想DAC,是不可能出现这种斜坡的
ed529f345a3222fe01a02216edb0757c.png
发表于 3 天前 | 显示全部楼层
我看着正常呀,你放大一些再用a、b量两个点之间时间差看看,我看着密密麻麻的点不像是1.6us一个点啊。至于波形为啥这样,不知道你仿真的具体内容,不好判断。
 楼主| 发表于 3 天前 | 显示全部楼层


tStone 发表于 2025-6-5 16:23
我看着正常呀,你放大一些再用a、b量两个点之间时间差看看,我看着密密麻麻的点不像是1.6us一个点啊。至于 ...


仿的是个SAR ADC,输出接一个verilogA写的理想DAC,正常来说输出一定会是阶梯信号,但是这个输出放大之后发现他仿真只以较大间隔仿了几个点,中间的点像是直接将几个有限的节点直接连起来的结果,所以导致输出出现的斜坡。

我用备份的文件进行仿真,输出的结果就是正确的,我现在就是在疑惑为什么会出现这种情况。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-8 20:38 , Processed in 0.017931 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表