求助，外接电容的LDO设计

闲fxh

       我想设计一个输出电压为1.2V、最大输出电流≥300mA的LDO，使用外接电容结构。请问通常是采用什么结构？我使用下图的结构进行前仿时能满足要求，但版图画好提取寄生参数，进行后仿的时候负载电流始终无法达标。请问可能是什么原因？希望能救救孩子，已经改了一周了还没有头绪。

834051871

这是那片论文呢

迷路大脸猫

先把这个经典结构吃好吧。注意m4电流是m1的数倍，比如4倍。然后内环，外环两个stb全工艺角后仿都能过。加大电流能力就加大输出管尺寸。

ipmsn5

外接电容多大？ESR 多少？
主极点、次级点的位置？
PM 多少？
Quiescent Current 多少？

闲fxh

   

ipmsn5 发表于 2025-6-2 05:34
外接电容多大？ESR 多少？
主极点、次级点的位置？
PM 多少？

问题已解决，和版图有关，VIN的出pin位置不同，导致提取的寄生大小不一样，负载电流上不去。但是这个影响为什么这么大呢，出pin位置不同，实际的电流路径不同吗？芯片PAD进到电路，肯定会有寄生电阻，那怎么减小这个影响呢。输入3.3V，1.2V输出.

我随便啊2

大佬你好，能告知一下这篇论文的名字吗？我学习学习

mmkyy

来自于一篇经典LDO论文《A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation》，论坛上的下载链接一大把



论文 DOI 为10.1109/JSSC.2007.900281。其基本信息如下：
论文标题：A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation
作者：Al - Shyoukh, M.、Hoi Lee、Perez, R.
发表期刊：IEEE Journal of Solid - State Circuits
发表年份：2007 年
卷号及页码：第 42 卷，第 1732-1742 页
关键词：低压差线性稳压器（LDO）、缓冲器阻抗衰减、瞬态增强、低静态电流
研究内容：提出了一种用于便携式应用的低压差线性稳压器（LDO），该稳压器采用了阻抗衰减缓冲器来驱动传输器件。在缓冲器中提出了动态偏置并联反馈，以降低其输出电阻，从而将传输器件栅极处的极点推至高频，同时不消耗大量静态电流。通过采用电流缓冲器补偿，在调节环路单位增益带宽内仅实现了一个极点，并且在 LDO 的整个负载电流范围内实现了超过 65 度的相位裕度。即使使用较小的输出电容，也能在负载瞬变期间将最大输出电压变化降至最低。该 LDO 在 0.35μm 双阱 CMOS 工艺中实现，空载时静态电流为 20μA，能够提供高达 200mA 的负载电流。

mmkyy

   

我随便啊2 发表于 2025-7-25 09:35
大佬你好，能告知一下这篇论文的名字吗？我学习学习

A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation

我随便啊2

   

mmkyy 发表于 2025-7-25 09:59
A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation ...

好滴好滴，感谢大佬