版图复制，update components and nets时，版图出现多余的器件

jenciek · 发表于 3 天前

原理图A与B的所有元件与连接关系相同，不同的只是输出端口Aout与Bout。原理图A的版图layoutA画好后，复制给B，此时更新layoutB的components and nets会出现多余的元件版图。将layoutB中多余的元件版图后删掉后，跑LVS可以通，这是怎么回事？

843071455 · 发表于 3 天前

首先你确定只有端口不同？那你拿通过lvs的B的版图跑一下原理图A是什么结果？

jenciek · 发表于 3 天前

843071455 发表于 2025-5-26 20:36
首先你确定只有端口不同？那你拿通过lvs的B的版图跑一下原理图A是什么结果？ ...

是只有输出端口不同，一样可以路通

jenciek · 发表于 3 天前

调整后，再次update components and nets，版图B中不会出现多余器件。但版图B中，有两个器件，会有如图的complex binding的marker。出现这里的marker有什么问题么，试过了，依然可以跑通LVS.

843071455 · 发表于前天 09:01

本帖最后由 843071455 于 2025-5-27 09:03 编辑

根据你描述的情况无非两种情况，一种就是你原理图没有更新过来实际的参数，就是线路更改了原理图你没有刷新，或者是你的cdf数据没有更新过来，这种情况器件显示的参数并不是实际的参数，第二种情况就是你lvs文件有问题，这两种情况我觉得第一种的情况比第二种情况概率大。

[求助] 版图复制，update components and nets时，版图出现多余的器件