在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 181|回复: 2

[求助] 模拟osc时钟误差

[复制链接]
发表于 前天 19:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下,目前使用BCD工艺做osc产生时钟,例如产生一个8M的时钟,时钟的误差一般能做到多大?比如会不会偏移成4M或者16M?
发表于 前天 19:33 | 显示全部楼层
这个是不是和结构也有些关系,如果是基准电流对电容充电的形式产生的时钟,就和process相关性比较高,电阻受工艺角失配比较大(20%左右),所以会影响到基准电流,全PVT仿下来是有可能有这么大偏差的(特别极端情况下会出现),基本会偏个10%-20%吧,一般都会对电路做trimming,避免时钟偏差过大。
发表于 前天 19:55 | 显示全部楼层
如楼上所说,RC振荡器绝对频率主要受电阻电容工艺偏差大,可通过trim解决,其他要考虑的就是温度的偏差了,这方面有很多论文可以读一下,工程上能做到±1%就算精度比较高了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-1 18:24 , Processed in 0.014992 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表