模拟osc时钟误差

zhx_sm

请教一下，目前使用BCD工艺做osc产生时钟，例如产生一个8M的时钟，时钟的误差一般能做到多大？比如会不会偏移成4M或者16M?

houlang

这个是不是和结构也有些关系，如果是基准电流对电容充电的形式产生的时钟，就和process相关性比较高，电阻受工艺角失配比较大（20%左右），所以会影响到基准电流，全PVT仿下来是有可能有这么大偏差的（特别极端情况下会出现），基本会偏个10%-20%吧，一般都会对电路做trimming，避免时钟偏差过大。

安落

如楼上所说，RC振荡器绝对频率主要受电阻电容工艺偏差大，可通过trim解决，其他要考虑的就是温度的偏差了，这方面有很多论文可以读一下，工程上能做到±1%就算精度比较高了

zhx_sm

houlang 发表于 2025-4-29 19:33
这个是不是和结构也有些关系，如果是基准电流对电容充电的形式产生的时钟，就和process相关性比较高，电阻 ...

谢谢，学习了。那说明正常的水平应该偏差不会特别大