BUCK型DCDC后仿完全不对了

Faxing

BUCK型DCDC芯片在整版前仿时，输出结果正确；将芯片内部除了模块间的连接线外的所有模块均换为后仿时，输出结果也正确；加上连接线的整版后仿时输出不正确，可能出现这种情况的原因是什么？是版图的走线有问题吗？还是走线之间造成了互相的干扰呢？
DCDC版图设计时有哪些注意事项呢，求大神指导

tangyaoyun

应该是版图问题，先别提R和C仿真看有没有问题