BUCK型DCDC后仿完全不对了

Faxing

BUCK型DCDC芯片在整版前仿时，输出结果正确；将芯片内部除了模块间的连接线外的所有模块均换为后仿时，输出结果也正确；加上连接线的整版后仿时输出不正确，可能出现这种情况的原因是什么？是版图的走线有问题吗？还是走线之间造成了互相的干扰呢？
DCDC版图设计时有哪些注意事项呢，求大神指导

tangyaoyun

应该是版图问题，先别提R和C仿真看有没有问题

Faxing

tangyaoyun 发表于 2025-4-22 10:26
应该是版图问题，先别提R和C仿真看有没有问题

我现在提NO R/C功能也是错的，经检查发现是一个模块的输出原本应该是1.2V左右，降到了60uV。但是看连线也没问题，单独把这个模块摘出来也没问题，不知道该怎么解决了

炮灰酱

有算过连线本身的阻值吗，走线过长或者比较细，压降会比较大

tangyaoyun

Faxing 发表于 2025-4-24 11:16
我现在提NO R/C功能也是错的，经检查发现是一个模块的输出原本应该是1.2V左右，降到了60uV。但是看连线也 ...

那就要对照着NO R/C 的netlist 一点一点的看了，NO R/C 里有很多参数 ，比如SAB ,SA 等等，你先把所有寄生参数都屏蔽掉，这就和前仿一样了，仿真看看，估计是对的。然后把参数一个一个加上仿，什么时候不对了，就是这个参数导致的，然后再决定怎么改版图。

Faxing

没提取寄生电阻也不对，另外振荡器也不对，频率是变成了180ns，单独后仿振荡器是500ns正常

Faxing

tangyaoyun 发表于 2025-4-24 14:54
那就要对照着NO R/C 的netlist 一点一点的看了，NO R/C 里有很多参数 ，比如SAB ,SA 等等，你先把所有寄生 ...

请问怎么屏蔽所有参数，然后再一个个的加寄生参数呀，或者您有资料吗我去学一学

tangyaoyun

Faxing 发表于 2025-4-24 15:01
请问怎么屏蔽所有参数，然后再一个个的加寄生参数呀，或者您有资料吗我去学一学 ...

      你能找到后仿提取的电路网表吗？先找到后仿提取的网表，注释用#号还是//,我记不得了，你试试就知道了，把寄生参数先注释掉，然后用这个已经注释掉的网表替换掉原来的后仿网表，然后后仿真，后仿的时候记得不要再提取网表。 这个办法有点麻烦，如果你实在不想这么一点点的找，建议可以重新画版图，画版图的注意，DRC不要把所有的参数都卡到极限值，NO R/C有问题 有可能是你的DRC卡得太极限了，虽然DRC能过，但在某些情况下对电路会有影响。

Faxing

裂开，我重新画了一遍互联线还是不对，结果和之前的几乎一样

Faxing

是不是因为我画的太紧凑的原因呢，还是说我电源和地线挨的太近了。我又画了一个模块间距离究极远的一个模块一个模块的版图往上加（没考虑性能，测试功能）互连线线很细，按连上就行的原则画的，提NO R/C后仿结果就是正常的。