CMOS开关的导通电阻

XXXiab · 发表于 5 天前

您需要登录才可以下载或查看，没有账号？注册

x

我按照网上的帖子仿真PMOS、NMOS和CMOS开关的导通电阻，为什么出来的图片在接近VDD附近RON仍然在增加？为什么在电压较小时ROP达到了几G？

帖子如下：https://jingyan.baidu.com/article/9113f81b0cc6e22b3214c7d5.html

adren · 发表于 4 天前

n管：vin上升，vgs减少了，导通电阻不久变高了吗。
p管：vin较低的时候，vgs也比较小<Vthp，p管都没导通，电阻肯定大啊

XXXiab · 发表于 4 天前

adren 发表于 2025-4-11 13:19
n管：vin上升，vgs减少了，导通电阻不久变高了吗。
p管：vin较低的时候，vgs也比较小 ...

可是NMOS在高电平的时候不也是没导通，阻值却没有达到那么大

我是看帖子里在0到VDD中曲线都能满足如图和我仿真出来有点差异

adren · 发表于昨天 09:26

输出电压没有达到Vin,你把1k电阻改成10M再仿真应该就可以看出来了

[求助] CMOS开关的导通电阻