混用上下边沿和使用反向生成时钟的区别

desktop233 · 发表于 2025-4-9 14:13:13

您需要登录才可以下载或查看，没有账号？注册

x

请问，我的原始设计只有一个clk，但是里面的寄存器既有上升沿触发的也有下降沿触发的，有同事说这样不好。这是为什么？那我为clk加一个反相器生成一个反向时钟，然后把下降沿都替换为上升沿寄存器，这样可以吗？这和之前有什么区别吗？

HLChen · 发表于 2025-4-9 14:58:39

朋友是做DDR吗？我手上的设计也在考虑做双边沿采样

desktop233 · 发表于 2025-4-9 15:17:43

HLChen 发表于 2025-4-9 14:58
朋友是做DDR吗？我手上的设计也在考虑做双边沿采样

不是的，只是存储器相关的电路

[求助] 混用上下边沿和使用反向生成时钟的区别