在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 231|回复: 4

[求助] INNOVUS布线后MACRO边界有很多DRC Violation是怎么回事?

[复制链接]
发表于 4 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 ruigg 于 2025-3-27 22:07 编辑

如图所示,INNOVUS布线后MACRO边界有很多DRC Violation。


                               
登录/注册后可看大图

放大后发现很多连线没有跟MACRO的pin对齐,导致不同pin的连线的间距过小甚至重叠在了一起。或者需要打好几层via,然后中间层的方向跟线是垂直的(可能是要满足minArea所以中间层也要一定的长度),所以导致这些中间垂直的线有重叠。

                               
登录/注册后可看大图



                               
登录/注册后可看大图

请问有什么解决方法吗?只能让pin的间距变大一点吗(现在pin的间距基本是最小间距50nm@TSMC28nm)?
发表于 3 天前 | 显示全部楼层
手动把pin shape延长出来再route试一试
发表于 3 天前 | 显示全部楼层
一般block建议四周添加haloblockage,给blockpin走线留出位置,避免cell走线和macro走线打架
另:marco左右和上下halo的宽度设定为site宽度和高度的整数倍
 楼主| 发表于 前天 00:42 | 显示全部楼层
可能的方法:把macro pin重新画一画间距大一些,然后pin在routing blockage外出一点
发表于 前天 11:08 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-31 18:02 , Processed in 0.030487 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表