在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 304|回复: 3

[求助] occ的ate_clk和scan_clk?

[复制链接]
发表于 2025-3-25 10:17:40 | 显示全部楼层 |阅读模式
50资产
求助大佬以下问题:
1、synopsys的occ中的ate_clk和scan_clk是不是同一个时钟?在at-speed测试的capture阶段时ate_clk和scan_clk是为0还是有pulse?
2、tessent的occ的slow_clk和scan_clk也是和第一个问题一样的吗?
3、项目中使用的是自定义的occ,仿真发现在capture阶段将ate_clk设置为0或者有pulse时,occ的时钟输出仿真结果一样的,这种情况下ate_clk和scan_clk是不是可以使用同一个引脚。

最佳答案

查看完整内容

可以一样,也可以不一样,看你引脚紧不紧张以及偏好。S家应该是都支持的
发表于 2025-3-25 10:17:41 | 显示全部楼层


song_geng 发表于 2025-3-27 18:04
我看有的说是同一个clock,有的说ate_clk是一个独立的free-running clock,需要单独占用一个引脚
...


可以一样,也可以不一样,看你引脚紧不紧张以及偏好。S家应该是都支持的
发表于 2025-3-27 14:48:51 | 显示全部楼层
1. s家的应该是的,你在DFT compiler的ug中应该可以看到occ controller的示意图,只有一个ate_clk,这个ate_clk就是stuck-at的scan_clk
 楼主| 发表于 2025-3-27 18:04:03 | 显示全部楼层


DFTbin 发表于 2025-3-27 14:48
1. s家的应该是的,你在DFT compiler的ug中应该可以看到occ controller的示意图,只有一个ate_clk,这个ate ...


我看有的说是同一个clock,有的说ate_clk是一个独立的free-running clock,需要单独占用一个引脚
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-11 01:28 , Processed in 0.018839 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表