在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 413|回复: 3

[求助] .13um数字LVS不通过,求助,看UG公司是Virage logic

[复制链接]
发表于 2025-3-18 15:11:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
新手求助,innovus进行与门布线,calibre进行lvs验证。第一张图为top.cdl和std.cdl截图,LVS报错如下第二张图。尝试过奖std.cdl每个标准单元后加上VDD VSS,依然不识别,请问各位有好的建议吗?



                               
登录/注册后可看大图





                               
登录/注册后可看大图



发表于 2025-3-18 17:53:04 | 显示全部楼层
innovus导出的网表带pg,标准单元的网表如果fab没有提供带pg的网表,自己加,最好搞个脚本,方便点,你刚刚图片里标准单元好像电源地没有加完整
 楼主| 发表于 2025-3-19 14:47:38 | 显示全部楼层


Quinn714 发表于 2025-3-18 17:53
innovus导出的网表带pg,标准单元的网表如果fab没有提供带pg的网表,自己加,最好搞个脚本,方便点,你刚刚 ...


你好,我在std.cdl的每个标准单元后加上了VDD VSS,但是还是没有通过,报错全是missing ,请问还有别的建议吗?


                               
登录/注册后可看大图

发表于 2025-3-19 14:47:39 | 显示全部楼层
std cell 定义了两次吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-19 19:56 , Processed in 0.054428 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表