gain boost提升不了主运放增益

JFAY

   

zwtang 发表于 2025-3-22 22:04
仔细学习一下这篇公众号文案，就明白了。增益自举放大器连接方式对输出阻抗的影响之解惑
...

感谢唐老师的回复，这篇文章让我收益匪浅，因为我最开始也是用的单侧提升，不过后面改成了四端反馈。看完后我使用理想运放来替代辅助运放gainboost，在去除第二级classAB结构后我发现第一级确实存在boost上限。

JFAY

问题已解决，是电路的偏置问题

补充内容 (2025-4-9 09:42):
并未解决，调整偏置电路会使增益在共模范围内存在显著波动

JFAY

问题虽然仍没能解决，但我推测应该是工艺库较差，过压管体泄露电流较大导致的问题

IC_Li

请问这里的电流镜偏置起啥作用？

把猪拿过雷雷

仔细考察你的输出电阻变化，很有可能你的输出端并联上了一个其他的阻抗（如果外接了其他模块的话看看是否额外引入了一个阻抗），这个阻抗相对于gain-boosting后的输出阻抗较小，两者一并联，输出阻抗并不取决于增益自举后阻抗，而是被这个小电阻限制了

JFAY

   

IC_Li 发表于 2025-7-21 14:04
请问这里的电流镜偏置起啥作用？

可以决定右侧浮动源流过的电流，并通过耦合的电流镜提升浮动源上下节点的抗波动能力

JFAY

   

把猪拿过雷雷 发表于 2025-7-21 17:27
仔细考察你的输出电阻变化，很有可能你的输出端并联上了一个其他的阻抗（如果外接了其他模块的话看看是否额 ...

对，后面我换了smic.18仿真是没什么问题的，我猜测是所用工艺的管子体漏电过大，导致DB端看去的电阻远小于print得到的rout了。

把猪拿过雷雷

   

JFAY 发表于 2025-8-15 00:09
对，后面我换了smic.18仿真是没什么问题的，我猜测是所用工艺的管子体漏电过大，导致DB端看去的电阻远小 ...

这是什么意思，这个DB端看进去的电阻是什么意思，拉扎维上MOS完整小信号模型里DB端不是只有寄生电容吗？

JFAY

   

把猪拿过雷雷 发表于 2025-8-15 08:58
这是什么意思，这个DB端看进去的电阻是什么意思，拉扎维上MOS完整小信号模型里DB端不是只有寄生电容吗？
...

可以看看下面这篇帖子：https://bbs.eetop.cn/thread-980268-1-1.html
       我也是看了他的帖子才从工艺上面考虑的，我用的工艺库过压管的确在过压范围内体电流会激增。所以后面我试着用smic180搭一遍出来的增益结果就偏向正常了。该电路只是简单的作为我的一个课设所以我也没有再细究原理了。。现在仔细想想，如果是过压泄露电流变大的话搭的tb接成buffer形式在正常电压范围内应该是不会受影响的。但两个工艺搭出来的偏差较大也说明工艺库占一定因素。另外，对于您前面提到的“是否是输出端并联了一个额外电阻”，该模块我是单独仿的所以并没有。但有一个很有意思的现象是：如果去除输出级classAB的话，单测前级gainboost是能起到效果的，测试前级增益+gainboost大概在120dB。而级联上classAB结构后，前一级增益会被衰减到100dB甚至以下。所以衰减是在两级中间发生的，单看现象的话说明后级栅电阻对比前级输出电阻是很小的？

把猪拿过雷雷

   

JFAY 发表于 2025-8-20 00:10
可以看看下面这篇帖子：https://bbs.eetop.cn/thread-980268-1-1.html
       我也是看了他的帖子才从工艺 ...

单级达到120dB还接了第二级确实比较少见，直观上来看，假设你的输入管总的gm是10m的话，第一级的输出电阻达到了100M欧姆的级别，但是不知道仿真层面有没有这个栅电阻的影响，一般120dB以上的运放用CMOS的比较少，而且晶体管的栅长比较大，一级就有60dB了，两级加上增益自举增益都奔着150dB以上了，都不会用上增益自举的