运放的增益和预估偏差较大的问题

Riching

运放接成单位增益负反馈，通过stb看运放增益，同时手打公式计算增益，发现在电源电压5V以下时对应很好，误差在1dB左右。随着电源电压超过5V后，stb看到的增益逐渐小于公式计算值，在5.5V时误差达到了10dB左右，不清楚产生的原因。是和输入管子/cacode管工作在亚阈值区，可能在5V后工艺模型和用一般饱和区的小信号模型差别较大导致的吗？

fayekoko

手打公式算增益什么意思 用gmROUT算吗  手算是算不了的  仿真参数复杂太多

tf001

电压升高，Vds增大，可能会漏电，再用rout计算会有偏差了

yangnanfrank

你可以仿真一下单个PMOS或者NMOS的ID-vds曲线。会看到Vds很大的时候，Id会偏移。主要原因是DB寄生的diode上面有电流Idb。这个电流会导致Gds在Vds较大时发生变化，然后反映到了你的增益上。
这个很多库都有这问题的，你这个应该就是5V库吧，看了Vds 5.5的数据，你要是有其他库，可以看看Vds更大的MOS，应该也会有这问题。

Riching

fayekoko 发表于 2024-12-3 14:52
手打公式算增益什么意思 用gmROUT算吗  手算是算不了的  仿真参数复杂太多

是这样在virtuoso里打公式计算的，这样是会有些误差，主要我在5V以下是对应很好的，只差个1dB左右，这种程度的偏差我可以接受。但过5V后偏差就越来越大

Riching

tf001 发表于 2024-12-3 15:29
电压升高，Vds增大，可能会漏电，再用rout计算会有偏差了

那这种情况下还有更准确的估算方法吗

Riching

yangnanfrank 发表于 2024-12-3 15:51
你可以仿真一下单个PMOS或者NMOS的ID-vds曲线。会看到Vds很大的时候，Id会偏移。主要原因是DB寄生的diode上 ...

感谢回复，我按你的建议仿真了一下NMOS的漏端电流ID-VDS和器件ds之间电流ids-VDS曲线，两个对比了一下，在电源电压超过3.5V后，NMOS的漏端电流ID会逐渐上翘，大于ids。这应该是说明从NMOS漏端进入的电流没有全贡献给ids，就像你和前面朋友说的漏电。我再对两条曲线求导，发现ids-VDS求导后和我们在OP里看到的mos的gds是更接近的，所以软件应该是以ids来计算出器件的gds，这个值会比ID-VDS求导后的小。那现在问题就是如果我估算运放增益，是用ids-VDS求导出来的gds还是用ID-VDS求导的gds，我看了下单管的gm/gds，两种计算方式下，后者在电源电压高时会下降，小于前者。或者说两种计算方式，哪种反映了正确的增益。我之前stb仿真运放增益时，用的是前者计算的gds，然后5.5V下计算值比仿真值要大10dB，难道软件是用后者计算的gds和增益才会使我看到仿真值小于估算值的情况。

Riching

tf001 发表于 2024-12-3 15:29
电压升高，Vds增大，可能会漏电，再用rout计算会有偏差了

也就是说此时OP里看到的器件参数rout已经不反映器件真实的rout了吗

Vawell

你用手打公式计算是不是忽略了二级效应？并联电阻也简化了？我倾向于stb为准，你自己手写的东西忽略了太多二级效应

Riching

Vawell 发表于 2024-12-4 11:36
你用手打公式计算是不是忽略了二级效应？并联电阻也简化了？我倾向于stb为准，你自己手写的东西忽略了太多 ...

只忽略了gmb，应该来说不会差到10dB。输出阻抗用的是上下cascode的并联，cascode阻抗用的ro1+ro2+gm1ro1*ro2，算是比较完整的公式了。最终肯定还是以仿真为准，只是好奇这之间差别的原因。