在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 797|回复: 20

[求助] 运放的增益和预估偏差较大的问题

[复制链接]
发表于 2024-12-3 14:06:39 | 显示全部楼层 |阅读模式
10资产
运放接成单位增益负反馈,通过stb看运放增益,同时手打公式计算增益,发现在电源电压5V以下时对应很好,误差在1dB左右。随着电源电压超过5V后,stb看到的增益逐渐小于公式计算值,在5.5V时误差达到了10dB左右,不清楚产生的原因。是和输入管子/cacode管工作在亚阈值区,可能在5V后工艺模型和用一般饱和区的小信号模型差别较大导致的吗?

最佳答案

查看完整内容

你可以仿真一下单个PMOS或者NMOS的ID-vds曲线。会看到Vds很大的时候,Id会偏移。主要原因是DB寄生的diode上面有电流Idb。这个电流会导致Gds在Vds较大时发生变化,然后反映到了你的增益上。 这个很多库都有这问题的,你这个应该就是5V库吧,看了Vds 5.5的数据,你要是有其他库,可以看看Vds更大的MOS,应该也会有这问题。 ...
 楼主| 发表于 2024-12-5 19:44:31 | 显示全部楼层
本帖最后由 Riching 于 2024-12-6 15:03 编辑

感谢各位的建议,最终确定了问题出在输出负载的cascode PMOS在5.5V时VSD大到4V,此时bulk漏电到了6nA,一般应该是pA级,尝试在bulk端接个1T电阻,增益仿真值和公式计算误差减少到3dB。也尝试把输入共模调高,因为stb中运放接成单位负反馈,所以VOUT电压也会调高,此时这个cascode PMOS的VSD减少到3.19V,此时bulk漏电0.3nA,管子工作区和之前没有变化,但此时增益仿真值和公式计算误差不到1dB。也算是侧面验证了漏电的影响。查看格雷的模拟书上提供了这一漏电流的公式,漏电流对VD求导得到gdb,可以用1/gdb来模拟DB之间的漏电路径的阻抗,在我的仿真中是大概41M左右,小于PMOS cascode的阻抗,所以这个相对来说的小电阻导致了我仿真增益小于公式计算的增益。如果我在3.8V下将该电阻挂在PMOS的漏端,也会看到仿真增益比公式计算的增益小10dB。目前来说,这个问题应该是闭环了,感谢各位讨论!
发表于 2024-12-3 14:06:40 | 显示全部楼层
你可以仿真一下单个PMOS或者NMOS的ID-vds曲线。会看到Vds很大的时候,Id会偏移。主要原因是DB寄生的diode上面有电流Idb。这个电流会导致Gds在Vds较大时发生变化,然后反映到了你的增益上。
这个很多库都有这问题的,你这个应该就是5V库吧,看了Vds 5.5的数据,你要是有其他库,可以看看Vds更大的MOS,应该也会有这问题。
发表于 2024-12-3 14:52:23 | 显示全部楼层
手打公式算增益什么意思 用gmROUT算吗  手算是算不了的  仿真参数复杂太多
发表于 2024-12-3 15:29:34 | 显示全部楼层
电压升高,Vds增大,可能会漏电,再用rout计算会有偏差了

点评

是的,最后确定是这个原因  发表于 2024-12-5 20:13
 楼主| 发表于 2024-12-4 09:37:16 | 显示全部楼层


fayekoko 发表于 2024-12-3 14:52
手打公式算增益什么意思 用gmROUT算吗  手算是算不了的  仿真参数复杂太多


是这样在virtuoso里打公式计算的,这样是会有些误差,主要我在5V以下是对应很好的,只差个1dB左右,这种程度的偏差我可以接受。但过5V后偏差就越来越大
 楼主| 发表于 2024-12-4 09:39:18 | 显示全部楼层


tf001 发表于 2024-12-3 15:29
电压升高,Vds增大,可能会漏电,再用rout计算会有偏差了


那这种情况下还有更准确的估算方法吗
 楼主| 发表于 2024-12-4 10:40:49 | 显示全部楼层
本帖最后由 Riching 于 2024-12-4 10:43 编辑


yangnanfrank 发表于 2024-12-3 15:51
你可以仿真一下单个PMOS或者NMOS的ID-vds曲线。会看到Vds很大的时候,Id会偏移。主要原因是DB寄生的diode上 ...


感谢回复,我按你的建议仿真了一下NMOS的漏端电流ID-VDS和器件ds之间电流ids-VDS曲线,两个对比了一下,在电源电压超过3.5V后,NMOS的漏端电流ID会逐渐上翘,大于ids。这应该是说明从NMOS漏端进入的电流没有全贡献给ids,就像你和前面朋友说的漏电。我再对两条曲线求导,发现ids-VDS求导后和我们在OP里看到的mos的gds是更接近的,所以软件应该是以ids来计算出器件的gds,这个值会比ID-VDS求导后的小。那现在问题就是如果我估算运放增益,是用ids-VDS求导出来的gds还是用ID-VDS求导的gds,我看了下单管的gm/gds,两种计算方式下,后者在电源电压高时会下降,小于前者。或者说两种计算方式,哪种反映了正确的增益。我之前stb仿真运放增益时,用的是前者计算的gds,然后5.5V下计算值比仿真值要大10dB,难道软件是用后者计算的gds和增益才会使我看到仿真值小于估算值的情况。


 楼主| 发表于 2024-12-4 11:28:30 | 显示全部楼层


tf001 发表于 2024-12-3 15:29
电压升高,Vds增大,可能会漏电,再用rout计算会有偏差了


也就是说此时OP里看到的器件参数rout已经不反映器件真实的rout了吗
发表于 2024-12-4 11:36:10 | 显示全部楼层
你用手打公式计算是不是忽略了二级效应?并联电阻也简化了?我倾向于stb为准,你自己手写的东西忽略了太多二级效应
 楼主| 发表于 2024-12-4 13:52:09 | 显示全部楼层


Vawell 发表于 2024-12-4 11:36
你用手打公式计算是不是忽略了二级效应?并联电阻也简化了?我倾向于stb为准,你自己手写的东西忽略了太多 ...


只忽略了gmb,应该来说不会差到10dB。输出阻抗用的是上下cascode的并联,cascode阻抗用的ro1+ro2+gm1ro1*ro2,算是比较完整的公式了。最终肯定还是以仿真为准,只是好奇这之间差别的原因。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-22 16:30 , Processed in 0.029586 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表