在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 948|回复: 3

[求助] 采用深N阱(DNW)的模数混合版图中,隔离电源地为什么要接片外数字电源地呢

[复制链接]
发表于 2025-2-28 16:04:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

                               
登录/注册后可看大图


参考网站:Using Deep N Wells in Analog Design - Planet Analog
发表于 2025-2-28 16:26:01 | 显示全部楼层
因为隔离出的pwell 是floating的
 楼主| 发表于 2025-3-2 16:54:12 | 显示全部楼层


光非 发表于 2025-2-28 16:26
因为隔离出的pwell 是floating的


感谢您的回复!我的疑问点实际上在于隔离电源地为什么要接片外数字电源地呢(而不是模拟电源地)。我目前的想法是如果接模拟电源地,那么深N阱内的数字噪声会较大地影响到模拟电源;而如果接数字电源地,数字电源上的噪声对深N阱外的模拟电路影响相对小一些。但是一不知道这样想对不对,二不知道为什么是这样,还请大佬不吝赐教~
发表于 2025-3-4 15:33:47 | 显示全部楼层
本帖最后由 光非 于 2025-3-4 15:35 编辑


JunjiangLiu 发表于 2025-3-2 16:54
感谢您的回复!我的疑问点实际上在于隔离电源地为什么要接片外数字电源地呢(而不是模拟电源地)。我目前 ...


我看了下这个网站的描述内容,没有说VSS 就是片外的啊,而且不一定非要接到芯片的 Power/Ground啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-5 01:38 , Processed in 0.030368 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表