在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 688|回复: 11

[资料] Top-Down Digital VLSI Design From Architectures to Gate-Level Circuits and FPGAs

[复制链接]
发表于 2025-2-23 22:15:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Top-Down Digital VLSI Design From Architectures to Gate-Level Circuits and FPGAs (Hubert Kaeslin)

高清资源,需要自取

Top-Down Digital VLSI Design From Architectures to Gate-Level Circuits and FPGAs.pdf

21.07 MB, 下载次数: 126 , 下载积分: 资产 -7 信元, 下载支出 7 信元

VLSI

发表于 2025-2-23 22:32:13 | 显示全部楼层
thanks
发表于 2025-2-24 04:39:53 | 显示全部楼层
Thank you
发表于 2025-2-24 07:06:04 | 显示全部楼层
谢谢
发表于 2025-2-24 09:49:05 | 显示全部楼层
thks a lot
发表于 2025-2-24 10:08:17 | 显示全部楼层
谢谢分享
发表于 2025-2-24 22:30:52 | 显示全部楼层
THANKS
发表于 2025-2-25 11:44:40 | 显示全部楼层
先赞后看,好运不断!
发表于 2025-2-25 11:56:41 | 显示全部楼层
Thanks for sharing
发表于 2025-2-25 20:37:05 | 显示全部楼层
共享的崇高精神
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-16 08:01 , Processed in 0.026744 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表