异步时钟二选一时钟约束设置求助

xkzxcv123

如下图,clk1和clk2的频率不同，为异步时钟。电路内有mod_en信号选择clkout输出的时钟源。sel=1时，clkout输出clk2，sel=0是，clkout输出clk1。
请问这两个时钟的设置和约束应该怎么写？

我的思路两个时钟都在clkout口创建分频，一个4分频，一个1分频，并且在后创建的分频时钟那里添加-add。
在时钟关系里设置了logically_exclusive。
不确定这么约束是否正确。

                               
登录/注册后可看大图

hxy2018

如果clk1和clk2不驱动后面的电路，那么直接在mux后面定义就可以。用physically_exclusive