layout版图验证贴

sangx

关于顶层版图验证的帖子：就是在TOP做验证lvs的时候，VDD加了一个很小的电阻变成VCC。
做验证的时候为什么必须要把这个电阻短路起来，把VCC改成VDD才能做验证lvs。
不然得画，所有需要接VCC的电路都报很多莫名奇妙的错误

Quinn714

估计你的VCC在rule 里面被定义power name，VDD也是，然后过电阻接的，工具认为short，

sangx

Quinn714 发表于 2025-2-17 16:52
估计你的VCC在rule 里面被定义power name，VDD也是，然后过电阻接的，工具认为short， ...

你说的是lvs的rule嘛
我查看了lvs的rule，里面的power name并没有定义VCC。
相反在子模块里面，有相同电路，但是线名叫P2，在lvs的rule里面由定义为power name。然后过lvs验证就没有问题。
随后我在lvs rule里面增加了VCC这个power name 做了试验，但是还是过不了lvs验证。
备注：这个VCC主要是作为数字模块的电源。

doghead

sangx 发表于 2025-2-18 13:16
你说的是lvs的rule嘛
我查看了lvs的rule，里面的power name并没有定义VCC。
相反在子模块里面，有相同电 ...

你用电阻分电压风险很大的，命名可以AVDD DVDD这种，但命名应该不是过不了LVS的原因，你这里面的VCC不是一个pin

sangx

doghead 发表于 2025-2-18 14:19
你用电阻分电压风险很大的，命名可以AVDD DVDD这种，但命名应该不是过不了LVS的原因，你这里面的VCC不是 ...

VCC不是一个pin是一根线的名字。
我尝试过在cdl里面增加过VCC这个pin，也是过不了。
可能是数字网表里面全局变量有关吧。

Quinn714

sangx 发表于 2025-2-18 16:40
VCC不是一个pin是一根线的名字。
我尝试过在cdl里面增加过VCC这个pin，也是过不了。
可能是数字网表里面 ...

你数模混合验证咧？

sangx

Quinn714 发表于 2025-2-18 16:43
你数模混合验证咧？

对的 是数模混合的验证。

doghead

sangx 发表于 2025-2-18 16:40
VCC不是一个pin是一根线的名字。
我尝试过在cdl里面增加过VCC这个pin，也是过不了。
可能是数字网表里面 ...

只是一根net名字的话，换个名字应该就没问题了

Quinn714

sangx 发表于 2025-2-18 16:56
对的 是数模混合的验证。

你把数字模块box掉跑模拟的lvs能过验证吗？