在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: FlowCab

[求助] Cadence LVS无法识别原理图ckt器件出错

[复制链接]
发表于 2025-5-18 14:08:51 | 显示全部楼层
请问怎么解决的呢,我也是添加了empty.sp文件,但是LVS会识别成p18
发表于 2025-5-18 14:20:33 | 显示全部楼层


FlowCab 发表于 2025-2-11 12:50
你好,我后来改了一下LVS生成的XXX.src.net网表文件,这样可以让LVS识别原理图里的n18_ckt和p18_ckt。
...


您好,这个问题解决了吗,我最近也遇到了这个问题,期待您的回复
 楼主| 发表于 昨天 21:27 | 显示全部楼层


sh20020409 发表于 2025-5-18 14:08
请问怎么解决的呢,我也是添加了empty.sp文件,但是LVS会识别成p18


你好,我之前发现是调整工艺库的名字导致的问题,我导入了工艺库smic18mmrf,又把它改名成smic18mmrf_new,这样似乎和LVS检测的文件不兼容了,后来我把器件使用的工艺库、工艺库名字全部换回smic18mmrf,LVS就通过了。
 楼主| 发表于 昨天 21:28 | 显示全部楼层


sh20020409 发表于 2025-5-18 14:20
您好,这个问题解决了吗,我最近也遇到了这个问题,期待您的回复


你好,我之前发现是调整工艺库的名字导致的问题,我导入了工艺库smic18mmrf,又把它改名成smic18mmrf_new,这样好像是和LVS的文件不兼容了,后来我把器件使用的工艺库、工艺库名字全部换回smic18mmrf,LVS就可以通过了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 19:10 , Processed in 0.015089 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表