PTPX 關於 peak power 分析結果偏大的問題

summer52030

各位好, 這個問題有搜索過論壇上一些帖子, 不過貌似都沒有一個完整的回答,
常見發生於設計中有使用到SRAM/ROM等,


大部分都是歸因於SRAM的 internal power 在lib中寫的不精確.


那問題來了, 假設SRAM lib 中的internal_power 值就是寫定一個定值,
如下:

  pin(CLK) {
      internal_power () {
        when : "MSE&!MS[3]&!MS[2]&MS[1]&MS[0]&WMSE&!WMS[3]&!WMS[2]&WMS[1]&!WMS[0]&WEN&!CEN"
        rise_power(scalar) {
            values("31.4178"); /* uW/MHZ */  <--這邊我有發現一些memory compiler(例如TSMC) 寫出的單位是 uA/MHZ 而不是 uW/MHz
        }
        fall_power(scalar) {
            values("0.0000"); /* uW/MHZ */
        }
      }



問題1, 那在掛入pr 後的 netlist 及 fsdb分析 peak power 值的時候, ptpx究竟是如何決定算出的power數值是多少?
如果是std cell 的 lib, 可以透過真實波形的input transition及 output load 去查出一個表上的數值, 這不難理解,
按ˋ照相同邏輯, SRAM lib寫上一個定值 (scalar) 那不就代表在任何條件下算出來的值都會是 31.4178 uW ?
但實際上ptpx report 出來的 SRAM peak power 會看到 300mW 這種量級, 甚是不解, 我的系統CLK頻率約80MHz.
按照DATASHEET或lib內的描述算出來應該頂多是 31.4178 uW * 80 = 2.4mW 附近而已,
表示PTPX不是用定值*系統操作頻率來計算power.

問題2.延伸問題1, 在產生fsdb的時候可以設定不同的 sampling Intervale, 例如 1ns/0.1ns/0.001ns/0.0001ns,
觀察不同設定的fsdb代入ptpx算出來的peak power 可以說是天差地遠,
精度越小 peak power 越大, 反之則越小
sampling Intervale 的設定會影響到 ptpx 計算 peak power,
如果是的話, 他的公式或者機制有高手可以解析一下嗎?

Challensys

关于第二个问题：
step变小，峰值变高 <-- 可以理解为最小的step是最准的情况
step变大，峰值变低 <-- 可以理解为被一个窗口平均了（窗口最大时就变成static）