输出频率稳定后，PFD的UP和DN时钟有一个相位差

its_aleix

做了一个TYPE-II型的PLL，PFD的核心就是一个三态+复位延时。电荷泵用了带运放的结构，同时在每个开关管的漏端加入了一个互补开关，电路图也贴上了，现在碰到问题是，频率稳定后，DIV分频后的信号和REF信号有一个相位差，无法锁相，然后我溯源了一下发现，应该是由于CP输出的电流不稳，在UP和DN同时为高电平的时候，会有一个波动范围。我调整了PFD模块的输出buffer，让UP和DN输出信号的电流波动变小，好像有所改善，但我认为这应该不是主要原因。


仿真图也贴上了，小弟能力有限，确实想不出来该咋调整了，来请教坛里的各位前辈大佬。还望xdjm不吝赐教。

lemon盐酥鸡

Vc电压范围在多少？CP的电流mismatch是多少？

its_aleix

lemon盐酥鸡 发表于 2025-1-9 20:40
Vc电压范围在多少？CP的电流mismatch是多少？

稳定后的Vc=700mv，设计的是600-900的区间。CP的mismatch我仿真曲线是这样的，我看match挺好的。不晓得对不对，前辈帮忙看一下，从仿真看，工作电压范围内匹配性挺好的。，但CP输出一直有波动，我溯源是觉得PFD被VCO带的，UP和DN信号不稳导致的。懂得不多，希望前辈多多指教

tanborui123

match的挺好是有多好呢，你没有标出数据点看不太出来。电流match的程度带来的相差你完全可以算出来。然后fb与ref为什么非得完全重合呢？有一定的相差会对你的什么应用产生影响？

its_aleix

tanborui123 发表于 2025-1-10 10:56
match的挺好是有多好呢，你没有标出数据点看不太出来。电流match的程度带来的相差你完全可以算出来。然后fb ...

现在查的有点多，我的锁定检测，用的是ref和div的沿，互相采样来确定相位锁定，他俩相位差的太多的话，锁定检测抬不起来
CP的mismatch曲线，我是输出接VDC，把UP和DN泵都打开，扫输出电压，然后看两个的差值。

transistor7

查看一下，PLL settle之后，Vctrl的实时图形，同时查看对应的UP DOWN信号图形

transistor7

试着替换理想PFD+CP verilogA model，看看是不是charge pump current mismatch导致的相位没有锁定。

tanborui123

its_aleix 发表于 2025-1-10 11:47
现在查的有点多，我的锁定检测，用的是ref和div的沿，互相采样来确定相位锁定，他俩相位差的太多的话，锁 ...

基本上最大相差来源就是cp的失配，你先自己算一算按你的这个电流大概是1%的失配带来的相差和仿真差多少。第二点基本上不太可能做的ref和fb没有相差，即便你做整数pll理论上各种完美的模块下你可以完全相位对齐，那小数的pll呢，就做不到完全的对齐，ref和fb互相检测是可以来表征锁定，但是你这里的检测必须要有容忍限度。

LOKKA

CP的DC mismatch好也不一定瞬态失配好，建议看一下UP和DN电流的瞬态波形。理论上频率稳定后，PFD输出UP和DN信号的时间差满足Icp*ΔT=Imisatch*Tpfdreset，再考虑开关引入的非理想电荷，锁定后PFD的两输入相位只能接近，很难做到完全对齐。

its_aleix

transistor7 发表于 2025-1-10 12:01
试着替换理想PFD+CP verilogA model，看看是不是charge pump current mismatch导致的相位没有锁定。 ...

好的前辈，谢谢前辈指教，这样确实可以检验一下PFD、CP模块的问题。我看有个pllMMlib库，但里面的pfdcp没找到txt文档，他的veriloga里面嵌了一个pfd_cp_model.txt。等我找到veriloga代码，这个方法我会去尝试，再次感谢前辈指教。