用截止区的MOS做大电阻会有什么问题？

lilub1988

在做极低拐点频率RC无源或者有源滤波时，用处于截止区的MOS实现大电阻可以省很多面积，但是会有什么风险呢？

zhanweisu33

万一完全截断了呢

iTaogo

https://bbs.eetop.cn/thread-968963-1-1.html

lilub1988

iTaogo 发表于 2025-1-6 17:32
https://bbs.eetop.cn/thread-968963-1-1.html

谢谢您的链接，这个接法当然没有问题，我其实是想问这种结构会有什么隐藏的缺点吗？毕竟面积省这么多，感觉好处来的太明显了，总感觉有隐藏的坑。

peterlin2010

大电阻 variation very large ..


can cut off region mos just like "leakage"


some sdt cell weak pull_up . pull_low  tie-hi , tie_low use this

zt_ic222

世另我，我昨晚洗澡的时候也想到了这个方案，还没跟老大说

xiaokk_88

我见过这么做的，应该可以用在不是很关心 准确拐点频率 的场合
可以做个蒙特卡洛看看，等效电阻的偏差应该会非常大

MoodyJ

阻值随process偏差会很大；阻值太大的话来一点漏电dc就扛不住了。