关于sigma delta ADC的建模问题

小磊IC

各位前辈好，小弟现在自己学习相关SD_ADC的建模流程，有几个问题想问一下大家。


模型为理想下的三阶CIFF的ADC，设计过采样率为128。建模模型中的输入信号的amplitude为1，频率为1k。
1. 关于输入信号我想问，它的振幅amplitude和图2中的umax是一个意思吗？如果是的话，那么是否模型中的amp不能超过umax的值。

2. 关于建模中的过采样率是在哪里能体现出来呢？因为我看模型中只有采样频率，输入频率是固定在1k频率下的，并没有体现出过采样率是多少呀？

3. 图二中设计出来的【a,g,b,c】怎么感觉有点问题，我按照李福乐老师ppt中的进行操作，为什么出来的值不一样呢？另外，这个最后出来的结果是不是应该赋值到模型中那些a,g,b,c的值，因为我看好多论文会自己进行放大或缩小，而且不是很严格，不知道什么情况？

4. 而且该过采样率到256后，【a,g,b,c】值仍然是这些，那建模的意义在哪？那这样的意思不就是如果我架构确定是三阶CIFF的了，我只需要建模一次记住这些值，以后都按这些值来给不就行了吗（不考虑非理性因素）

5. 看图1的话，现在的精度并不高，是因为问题1吗？因为我把amp改低之后就增大了。

吃花椒的喵酱

个人理解：1、理论上是这样；2、osr=fs/（2*fin），fs是采样频率，fin是输入信号带宽，输入信号在该带宽范围内都可以；3、系数缩放是为了保证在积分器不溢出的条件下，便于实际电路中电容的取值，可以自行调整；4、只要实际工程中能够复用该结构就可以，实际中的需求不一样，比如过采样率，阶数，信号带宽，满幅范围等，这些参数改变，系数就会变；5、溢出可能是原因之一，你也没有进行非相干采样，会导致频谱泄漏。可以看每个积分器的输出，是否满足你设计的摆幅。

小磊IC

顶一顶，希望有前辈能解释一下

肥鸡跳墙

学习学习

letianbojue

a,g,b,c的值，好多论文会自己进行放大或缩小：是因为在电路实现阶段这部分是用电容比值去做的，考虑到电容比例的匹配问题，所以会进行调整，回代到模型里验证

小磊IC

letianbojue 发表于 2025-1-7 10:27
a,g,b,c的值，好多论文会自己进行放大或缩小：是因为在电路实现阶段这部分是用电容比值去做的，考虑到电容 ...

感谢感谢