LVS 问题求助

yurunji · 发表于 2024-12-20 10:37:51

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 yurunji 于 2024-12-20 13:28 编辑

一整个mipi模块验证出现问题，底层DRC,LVS没问题，到顶层出现无法识别的问题，哪位大佬知道是什么原因，工艺XMC 55NM SOI（目前lvs 跑flat没问题，heir过不了）

登录/注册后可看大图

有些懒的二虎 · 发表于 2024-12-20 11:43:57

这不是报的短路嘛，为啥说无法识别

yurunji · 发表于 2024-12-20 13:27:31

有些懒的二虎发表于 2024-12-20 11:43
这不是报的短路嘛，为啥说无法识别

报的是底层的一些pin在top连起来了，这个模块我在底层已经check过lvs了，没问题

acrofoxAgain · 发表于 2024-12-20 14:59:04

底层没短路不代表顶层没短路，选中run shorts看看哪儿短路了

我本是高山 · 发表于 2024-12-20 16:33:22

acrofoxAgain 发表于 2024-12-20 14:59
底层没短路不代表顶层没短路，选中run shorts看看哪儿短路了

同意

王玉 · 发表于 2024-12-20 17:09:53

只有这个top有问题吗，建议换一个 cell 看看，或者如果你觉得出现bug了，那就重启virtuoso 试试看看

yurunji · 发表于 2024-12-21 10:08:09

我本是高山发表于 2024-12-20 16:33
同意

那这种为什么会出现flat lvs通过，heir过不了呀，求解

[求助] LVS 问题求助