LVS求助关于版图不识别rnposab_3t_ckt的问题

qklt123

110006 发表于 2024-12-19 14:30
你贴的两张图都跟这个错误没有关系。 图二是LVS 比较电阻值的设置，图三是定义rnposab_3t_ckt器件的三端的 ...

                               
登录/注册后可看大图

                               
登录/注册后可看大图

感谢您的回复，但是做过实验，将此开关改成WL这个错误确实会消失

acrofoxAgain

大概你用的这个工艺是通过选项来决定提成ckt还是普通电阻的吧，要么原理图统一一下，要么修改版图及rule，版图中增加识别层，rule根据有无识别层确定是否提成_ckt。

不想改原理图，但是统一source的另一个办法就是导出cdl后通过脚本把_ckt统一成普通电阻。

zhaohaoyang

看一下是不是加了ISO环，有埋层，也就是BN或者BNP，这个层次会影响到的。

石头遇见雪

根据上面的总结的报错，你已经解决了器件识别问题，器件已经可以识别，还继续报错的，你应该去检查一下你器件本身的连接关系对不对，是不是由连线错误导致的问题

110006

qklt123 发表于 2024-12-19 15:36
感谢您的回复，但是做过实验，将此开关改成WL这个错误确实会消失

...

啊，这个很难评了。 你看蓝色部分字体说的很明白，这个设置只是说电阻的property 是比较WL还是比较R的区别。 不会影响器件类型。

gxc_cjgs

你这个图三上下为什么定义了两次这个器件？是通过某个开关选择的吗？你仔细看你这两次定义识别区域是不一样的